用verilog编写适中分频器 并且还有测试程序
用verilog编写适中分频器 并且还有测试程序...
用verilog编写适中分频器 并且还有测试程序...
用verilog编写适中分频器 并且还有测试程序...
分频器 FPGA程序设计 二分频 对硬件设计有很大用处...
任意N进制分频器的标准VHDL代码(原创)...
常用2、4、6及任意偶数分频器的VHDL代码实现(原创)...
常用1、3、5及任意奇数分频器的VHDL代码实现(原创)...
介绍8位加法器、分频电路、数字秒表的PPT,带源码,解释详细,一步一步学习,是学习VHDL的好...
VHDL三分频程序 VHDL三分频程序 VHDL三分频程序...
用VHDL语言实现六分频,并且已经通过编译和仿真。由此可举一反三,实现任意偶数次分频。...
分频器,用VHDL语言编码,可能对你用处不是很大,但做为参考还是很大用处的...