常用2、4、6及任意偶数分频器的VHDL代码实现(原创)
资源简介:常用2、4、6及任意偶数分频器的VHDL代码实现(原创)
上传时间: 2013-12-17
上传用户:330402686
资源简介:常用1、3、5及任意奇数分频器的VHDL代码实现(原创)
上传时间: 2013-12-26
上传用户:rishian
资源简介:任意整数分频器的VHDL源程序,放心使用. 无版权问题,欢迎copy.
上传时间: 2016-01-28
上传用户:372825274
资源简介:第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
上传时间: 2015-06-23
上传用户:tianyi223
资源简介:数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现...
上传时间: 2014-11-29
上传用户:1051290259
资源简介:任意小数分频器产生原理,及详细说明文档,任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)
上传时间: 2013-12-11
上传用户:daoxiang126
资源简介:全加器的VHDL程序实现及仿真
上传时间: 2014-01-13
上传用户:hoperingcong
资源简介:数据结构》的全部代码实现(C语言),配合《数据结构》算法实现及解析使用。
上传时间: 2015-08-05
上传用户:Amygdala
资源简介:任意N进制分频器的标准VHDL代码(原创)
上传时间: 2013-12-25
上传用户:洛木卓
资源简介:2级流水线实现的8位全加器的VHDL代码,适用于altera系列的FPGA/CPLD
上传时间: 2014-06-15
上传用户:zhanditian
资源简介:用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序
上传时间: 2014-01-07
上传用户:alan-ee
资源简介:一个任意整数分频程序,采用VHDL语言编写,编译通过
上传时间: 2017-07-04
上传用户:xiaoxiang
资源简介:(1)2-1.asm对应第二章主程序代码; (2)2-2.asm对应第二章主程序中断向量代码; (3)2-3.cmd对应第二章主程序配置文件代码; (4)2-4.asm对应第二章写Flash程序代码; (5)2-5.cmd对应第二章写Flash配置文件代码; (6)2-6.asm对应第二...
上传时间: 2014-01-24
上传用户:
资源简介:DSP嵌入式系统开发典型案例 (1)3-1.asm对应第三章AD测试程序代码; (2)3-2.asm对应第三章AD测试程序中断向量代码; (3)3-3.cmd对应第三章AD测试程序配置文件代码; (4)3-4.asm对应第三章DA测试程序代码; (5)3-5.cmd对应第三章DA测...
上传时间: 2017-02-17
上传用户:变形金刚
资源简介:向数组中输入8、7、6、5、4、3、2、1,对其任一元素都进行1+2+……+N计算,并将结果存入RESULT数组中,结果在屏幕上,按十进制显示出来。
上传时间: 2016-03-12
上传用户:thesk123
资源简介:数码管扫描显示控制器,同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上。复位时所有数码管全灭。
上传时间: 2016-05-30
上传用户:hgy9473
资源简介:1、 可显示当前鼠标的行列位置 2、 实现字符串的查找与替换 3、 实现记事本中的常用菜单项 4、 *实现文件的打开与保存 5、 *设置文本的字体
上传时间: 2014-01-08
上传用户:maizezhen
资源简介:多用户多级目录的文件系统,(1)具有login (用户登录) (2)系统初始化(建文件卷、提供登录模块) (3)文件的创建: create (4)文件的打开:open (5)文件的读:read (6)文件的写:write (7)文件关闭:close (8)删除文件:delete (9)创...
上传时间: 2014-01-03
上传用户:love_stanford
资源简介:《Java语言程序设计》的源代码第2、3、4、5章源代码。
上传时间: 2013-12-22
上传用户:vodssv
资源简介:(1)为客户提供24小时方便快捷的在线订购服务。 (2)商品信息的维护与管理,包括价格的调整、现有商品信息的修改、新商品信息的加入、过时商品信息的删除等。 (3)高效的商品数据方案,对商品信息进行科学、灵活地分类、存储,方便客户迅速从少则几万,多则...
上传时间: 2014-01-23
上传用户:it男一枚
资源简介:系统的功能需求包括以下几方面。 (1) 客户可以通过不同的方式(包括电话、前台、网上)预订书籍。 (2) 能够保存客户的预订申请单。 (3) 能够保存客户的历史记录。 (4) 员工可以处理客户申请。 (5) 技术人员可以保存对书籍检修的结果。
上传时间: 2013-12-24
上传用户:362279997
资源简介:利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时(0~23),用HEX3~HEX2显示分钟(0~59),用HEX1~HEX0显示秒钟(0~59)。
上传时间: 2014-12-20
上传用户:dbs012280
资源简介:(1)、深度优先搜索。 (2)、可以点击面板上的按钮设置七种默认的初始状态。 (3)、点击“自定义”按钮可以自行设定初始状态。 (4)、设定初始状态后点击“搜索”按钮,启动搜索算法,若找到走法,则弹出对话框提示“已找到解”,接着点击“下一步”按...
上传时间: 2017-09-04
上传用户:lhc9102
资源简介:/************************** 0 1 2 3 4 5 6 7 8 9 . CLR + - = CLR ***************************/ 用键盘扫描,数码管显示实现计算功能,能实现xxx.x任意正数的加减 运算,超过范围显0000,功能键如上
上传时间: 2013-12-20
上传用户:dongqiangqiang
资源简介:三篇关于Viterbi FPGA编译码器的优化设计文档: 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf
上传时间: 2013-11-27
上传用户:邶刖
资源简介:采用FCFS、SJF、响应比高者优先算法模拟设计作业调度程序。 [提示]: (1)每个作业的JCB中包括作业名、提交时刻、要求运行时间; (2)假设第一个作业提交时,系统中无正在执行的作业,即第一个作业一提交系统便调度该作业。 要求: 输入:一批作业中各...
上传时间: 2014-01-03
上传用户:佳期如梦
资源简介:这些是我们在学校里做汇编实验时做的。实验列表如下。里面有源代码。 1. 实验一 汇编编译器的使用及程序调试(必做) 4 2. 实验二 非压缩/压缩十进制码转换程序的设计与实现(必做) 11 3. 实验三 顺序程序设计(选做) 13 4. 实验四 分支程序设计(选...
上传时间: 2014-01-02
上传用户:siguazgb
资源简介:伪随机序列码发生器及基带传输CMI码编、译码的VHDL语言实现
上传时间: 2014-01-18
上传用户:maizezhen
资源简介:该论文阐述了用于硬件信号处理的基于4基数12点快速傅立叶变换的VHDL核的设计过程。作者:Vite-Frias Jose Alberto、Romero-Troncoso Rene de Jesus、Ordaz-Moreno
上传时间: 2014-01-23
上传用户:xmsmh
资源简介:用汇编语言来使键盘成为一个演奏音乐的电子琴。高音依次1,2,3,4,5,6,7 。中音依次为q,w,e,r,t,y,u 。低音依次为a,s,d,f,g,h,j
上传时间: 2013-12-17
上传用户:wangdean1101