PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。
上传时间： 2021-07-23
上传用户：紫阳帝尊
IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件:module i2c_dri #( parameter SLAVE_ADDR = 7'b1010000 , //EEPROM从机地址 parameter CLK_FREQ = 26'd50_000_000, //模块输入的时钟频率 parameter I2C_FREQ = 18'd250_000 //IIC_SCL的时钟频率 ) ( input clk , input rst_n , //i2c interface input i2c_exec , //I2C触发执行信号 input bit_ctrl , //字地址位控制(16b/8b) input i2c_rh_wl , //I2C读写控制信号 input [15:0] i2c_addr , //I2C器件内地址 input [ 7:0] i2c_data_w , //I2C要写的数据 output reg [ 7:0] i2c_data_r , //I2C读出的数据 output reg i2c_done , //I2C一次操作完成 output reg i2c_ack , //I2C应答标志 0:应答 1:未应答 output reg scl , //I2C的SCL时钟信号 inout sda , //I2C的SDA信号 //user interface output reg dri_clk //驱动I2C操作的驱动时钟 );//localparam definelocalparam st_idle = 8'b0000_0001; //空闲状态localparam st_sladdr = 8'b0000_0010; //发送器件地址(slave address)localparam st_addr16 = 8'b0000_0100; //发送16位字地址localparam st_addr8 = 8'b0000_1000; //发送8位字地址localparam st_data_wr = 8'b0001_0000; //写数据(8 bit)localparam st_addr_rd = 8'b0010_0000; //发送器件地址读localparam st_data_rd = 8'b0100_0000; //读数据(8 bit)localparam st_stop = 8'b1000_0000; //结束I2C操作//reg definereg sda_dir ; //I2C数据(SDA)方向控制reg sda_out ; //SDA输出信号reg st_done ; //状态结束reg wr_flag ; //写标志reg [ 6:0] cnt ; //计数reg [ 7:0] cur_state ; //状态机当前状态reg [ 7:0] next_state; //状态机下一状态reg [15:0] addr_t ; //地址reg [ 7:0] data_r ; //读取的数据reg [ 7:0] data_wr_t ; //I2C需写的数据的临时寄存reg [ 9:0] clk_cnt ; //分频时
标签： iic 接口 e2prom at24c64 verilog 驱动 仿真
上传时间： 2021-11-05
上传用户：
3W原则在PCB设计中为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持大部分电场不互相干扰，这就是3W规则。3W原则是指多个高速信号线长距离走线的时候，其间距应该遵循3W原则，例如时钟线，差分线，视频、音频信号线，复位信号线及其他系统关键电路需要遵循3W原则，而并不是板上所有的布线都要强制符合3W原则。 满足3W原则能使信号间的串扰减少70%，而满足10W则能使信号间的串扰减少近98%。 3W原则虽然易记，但要强调一点，这个原则成立是有先前条件的。从串扰成因的物理意义考量，要有效防止串扰，该间距与叠层高度、导线线宽相关。对于四层板，走线与参考平面高度距离（5~10mils），3W是够了；但两层板，走线与参考层高度距离（45~55mils），3W对高速信号走线可能不够。3W原则一般是在50欧姆特征阻抗传输线条件下成立。一般在设计过程中因走线过密无法所有的信号线都满足3W的话，我们可以只将敏感信号采用3W处理，比如时钟信号、复位信号。
标签： pcb
上传时间： 2021-11-08
上传用户：wangshoupeng199
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip selectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
标签： fpga sdram verilog quartus
上传时间： 2021-12-18
上传用户：
一博科技PCB设计指导书VER1.0. 66页常见信号介绍 1.1 数字信号 1.1.1 CPU 常称处理器，系统通过数据总线、地址总线、控制总线实现处理器、控制芯片、存 储器之间的数据交换。 地址总线：ADD* （如：ADDR1） 数据总线：D* （如：SDDATA0） 控制总线：读写信号（如：WE_N），片选信号（如：SDCS0_N），地址行列选择信 号（如：SDRAS_N），时钟信号（如：CLK），时钟使能信号（如：SDCKE）等。 与CPU对应的存储器是SDRAM，以及速率较高的DDR存储器： SDRAM：是目前主推的PC100和PC133规范所广泛使用的内存类型，它的带宽为64位， 支持3.3V电压的LVTTL，目前产品的最高速度可达5ns。它与CPU使用相同的时钟频 率进行数据交换，它的工作频率是与CPU的外频同步的，不存在延迟或等待时间。 SDRAM与时钟完全同步。 DDR：速率比SDRAM高的内存器，可达到800M，它在时钟触发沿的上、下沿都能进行 数据传输，所以即使在133MHz的总线频率下的带宽也能达到2.128GB/s。它的地址 与其它控制界面与SDRAM相同，支持2.5V/1.8V的SSTL2标准. 阻抗控制在50Ω±10 ％. 利用时钟的边缘进行数据传送的，速率是SDRAM的两倍. 其时钟是采用差分方 式。 1.1.2 PCI PCI总线：PCI总线是一种高速的、32/64位的多地址/数据线，用于控制器件、外围 接口、处理器/存储系统之间进行互联。PCI 的信号定义包括两部份(如下图)：必 须的(左半部份)与可选的（右半部份）。其中“# ”代表低电平有效。
标签： pcb设计
上传时间： 2022-02-06
上传用户：得之我幸78
FLASH实验-SPI学习目标：1、学会STM32硬件SPI2、学会对EN25Q64进行读写操作10.1 EN25Q64简介EN25Q64是华邦公司推出的大容量SPI FLASH产品，EN25Q64的容量为64M比特，也就是说有8M字节.EN25Q64将8M的容量分为128个块（Block），每个块大小为64K字节，每个块又分为16个扇区（Sector），每个扇区4K个字节.EN25Q64的最少擦除单位为一个扇区，也就是每次必除4K个字节。EN25Q64支持标准的SPI，还支持双输出/四输出的SPI，最大SPI时钟可以到80Mhz（双输出时相当于160Mhz，四输出时相当于320M），更多的EN25Q64的介绍，请参考EN25Q64的DAIASHEET.10.2 SPI简介从上面的简介我们知道，EN25Q64是使用SPI来通信的。那什么是SPI呢？SPI是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口，SPI接口主要用四根线进行通信：1，MISO：主设备数据输入，从设备数据输出。2，MOSI：主设备数据输出，从设备数据输入。3，SCLK：时钟信号，由主设备产生。4.CS：从设备片选信号，由主设备控制。而通常意义上，SPI的通信只用三根线就可以了，一根时钟线、一根输出、根输入。为了更好理解SPI的传输原理，我们来看一下SPI的内部结构：从图上可以有知道，SPI数据的传输过程其实是通过一个移位寄存器来完成的，主机将自己的移位寄存器的数据移出，同时从机的移位寄存器数据移入，同时将自己的数据移出。简单的来理解，就像将两个寄存器贴在一起，然后进行循环左移或者循环右移（SPI的传输可以选择先发送高位还是先发送低位。），直到两个寄存器的数据交换为止。而时钟信号SCLK就是控制传输速率的。STM32内部是给我们提供了一个SPI的外设的，那么我们就可以使用单片机的内部的SPI来控制EN25Q64了
上传时间： 2022-06-18
上传用户：
计算机基本知识、SPI总线说明串行外围设备接口SPI（serial peripheral interface）总线技术是Motorola公司推出的一种同步串行接口，Motorola公司生产的绝大多数MCU（微控制器）都配有SPI硬件接口，如68系列MCU，SPI用于CPU与各种外围器件进行全双工、同步串行通讯。SPI可以同时发出和接收串行数据。它只需四条线就可以完成MCU与各种外围器件的通讯，这四条线是：串行时钟线（CSK）、主机输入/从机输出数据线（MISO）主机输出/从机输入数据线（MOSD）、低电平有效从机选择线es。这些外围器件可以是简单的TTL移位寄存器，复杂的LCD显示驱动器，A/D.D/A转换子系统或其他的MCU，当SPI工作时，在移位寄存器中的数据逐位从输出引脚（MOSI）输出（高位在前），同时从输入引脚（MISO）接收的数据逐位移到移位寄存器（高位在前），发送一个字节后，从另一个外围器件接收的字节数据进入移位寄存器中。主SPI的时钟信号（SCK）使传输同步，其典型系统框图如下图所示。
上传时间： 2022-06-19
上传用户：
1.1系统设计说明本设计使用普通10口模拟标准SPI总线，实现SPMC65P2404A的多机通信。SPI（Serial Peripheral Interface）总线系统是一种同步串行外设接口，它使用4条线：串行时钟线（SCK）、数据输出线、输入线和片选线（SS），支持同步全双工通信方式。在本设计中，用1号从机采集按键，2号从机通过一个拨码开关控制一个计数器进行计数，从机获得的键值和计数值将送主机，主机用4个数码管显示。主机显示的形式为：从机号+键值（或计数值）.1.2系统框图1.3通信时序SPI采用同步全双工通信方式，时钟信号SCK由主机产生。主从机的通信时序图分别如图1-2和图1-3所示：当待发送数据写入发送缓冲器后，便启动数据发送，数据接收和发送以字节为单位。时序图中，Sample Strobe为输入数据采样点，例如从机在SCK的上升沿对输入数据进行采样接收，主机在SCK的下降沿对输入数据进行采样接收。SPIF是发送或接收完一字节数据后产生的标志，主机或从机传输完一字节的数据后该标志被置为1，可以用于主程序查询或产生SPI中断，在中断服务程序中或查询程序之后需将该标志写0，以清除该标志位。ss为从机的片选线，当SS-0时，该从机有效，接收主机发送的命令；当SS-1时，该从机的输出端（SDO）处于悬浮状态。
上传时间： 2022-06-19
上传用户：wangshoupeng199
Spi接口是一种外围串行接口，主要由四根线组成：SDI（数据输入），sDO（数据输出）.SCK（时钟），cs（片选）。（1）SDO主机输出/从机输入。（2）SDI主机输入/从机输出。（3）SCK-时钟信号，由主设备产生。（4）cs-从设备使能信号，由主设备控制。在一个基于SPT的设备中，至少有一个主控设备。与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SP的数据输入和输出线独立，所以允许同时完成数据的输入和输出。在点对点的通信中，SPI接口不需要进行寻址操作，且为全双工通信，工作简单高效。然而SPI接口也有缺点：没有指定的流控制，没有应答机制确认是否接收到数据。SPI通讯是通过数据交换完成的。在主机提供的时钟脉冲SCK下，SDI，SDO完成数据传输。数据输出通过SDO线，在SCK时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被从机读取，完成一位数据传输。输入情况同理。因此，在至少8次时钟信号的改变（上沿和下沿为一次），可以完成8位数据的传输。
上传时间： 2022-06-20
上传用户：
单片机课程设计 篮球记分器 LANE STUDIO CONTENT 1 2 3 4 5 系统功能 课题运用的知识点 系统原理的设计 硬件部分的设计 软件部分设计 1 系统功能 PART 1 PART 1 随着科技的迅猛发展,单片机在计算机应用领域中起到了越来越重要的作用. 单片机体积小,功能强,集成了微型机的各部件,大大缩短了系统内信号传送的距离,从而提高了系统的可靠性及运行速度。 该系统主要是实现以下几种功能： ① 计分：能同时显示甲、乙两队比分,最大计分数为99。能分别对甲、乙两队比分进行加分。 ② 计时：从比赛开始时启动计时工作方式,初始时间为00,最大计时为99 分钟， 经过修改后应该还能实施计时暂停,还能设定为倒计时。 ③ 交换比分：中场交换比赛场地时，能交换甲、乙两队比分的位置。 ④ 哨音提示：设定的比赛时间到了,能自动哨音提示比赛结束. PART 1 2 课题运用的知识点 PART 1 PART 2 1 2 3 人机接口 AT89C51单片机的运用 LED数码管的运用 本课题主要运用单片机设计知识设计篮球赛记时计分器，因此涉及到的知识点主要有以下几点： 3 系统原理的设计 PART 3 按 钮 单片机芯 片 时间显示 比分显示 为了实现原理图的设计目标，同时结合自己获取的各种资料以及要达到的具体功能，所确定的组成框图如图。 一、组成框图的组成说明 二、组成框图的组成及其功能说明 1、LED能够显示比赛成绩和比赛时间，并且能够显示调整后的比赛成绩和时间 2、控制按钮由两队的加分按钮组成、以中场中止按钮组成。 3、暂停比赛时间 4 硬件部分的设计 PART 4 单片机接口电路 复位电路 1 复位是指单片机的CPU或系统中其它的部件处于某一确定的初试状态，并从这一状态开始工作。除了进入系统的正常初始化之外，当由于程序运行出错或是操作错误使系统处于锁死状态，为摆脱困境，需要进行按键复位。 通常单片机的复位操作有上电复位、信号复位、运行监视复位，运行监视复位有程序运行监视和电源监视。 在本设计中，则是采用上电复位，原理是当电源接通后，上电瞬间RESET引脚获取高电平，该高电平需要电容充电来维持，当高电平维持在两个机械周期以上则单片机能被复位。 PART 4 2 晶体振荡电路 晶体振荡电路用于产生单片机工作时所需的时钟信号，从而保证各部分工作的同步。单片机内部有一个高增益反相反大器，只要在输入端XTAL1与输出XTAL2之间挂一个晶体振荡器和微调电容就可以构成一个稳定的自激震荡器并在单片机内部产生的时钟脉冲信号。电容器C1与C2用于稳定频率和快速起振，电容一般在5PF—30PF，本设计电容为30PF。 PART 4 3 键盘接口电路 与通用单片机相比，单片机应用系统中的键盘种类很多，键盘中按键数量设置依系统操作要求而定。单片机应用系统中的键盘有独立式和行列式两种。
上传时间： 2022-06-22
上传用户：canderile
