提供I2C总线初始化、工作时的启始位、结束位、提供I2C总线的时钟信号
提供I2C总线初始化、工作时的启始位、结束位、提供I2C总线的时钟信号,并返回在时钟电平为高期间 SDA信号线上状态。本函数可用于数据发送,也可用于数据接收...
提供I2C总线初始化、工作时的启始位、结束位、提供I2C总线的时钟信号,并返回在时钟电平为高期间 SDA信号线上状态。本函数可用于数据发送,也可用于数据接收...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿...
开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含...
电话计费器程序/*信号定义: clk: 时钟信号,本例中其频率值为1Hz; decide: 电话局反馈回来的信号,代表话务种类,“01”表示市话,“10”表示 长话,“11”表示特话; dis...
用MATLAB产生各种时钟信号,对于不同的模块产生适当的始终信号....
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)...
cpu时钟信号控制程序编制...
UART 处理的是并行数据转换为串行信号和串行信号转换为并行数据。现有的时钟不精确,这就需要用一个远高于波特率的本地时钟信号对输入信号不断采样,以不断让接收器与发送器保持同步。...
本程序为模拟可校时的时钟程序;clk--时钟信号,rst--清零信号,set_en--校时 使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校 时...
时钟发生器 clkgen 利用外来时钟信号clk 来生成一系列时钟信号clk1、fetch、alu_clk 送往CPU的其他部件...