％radon transform clear all ％ N=800 n=1:N fs=200 t=n/fs x1=exp(j*2*pi*(5*t+0.5*5*t.^2)) x2=exp(j*2*pi*(5*t+0.5*15*t.^2)) x=x1+x2 ％N=length(x) ％ ambifunb(x ) ％*****************************************RAT naf=ambifunb(x) htl(abs(naf)) ％ [wh,rho,theta]=htl(abs(naf)) colormap([0,0,0]) ％ xlabel( 极半径 ) ％ ylabel( 角度 ) ％**************************************％找出峰值点的坐标,计算初始频率和调频斜率(正确) ％找出峰值点的坐标 b=max(max(wh)) [u,a]=find(wh>=0.8*b)
上传时间： 2014-10-27
上传用户：Yukiseop
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
Trie树既可用于一般的字典搜索，也可用于索引查找。对于给定的一个字符串a1,a2,a3,...,an.则采用TRIE树搜索经过n次搜索即可完成一次查找。不过好像还是没有B树的搜索效率高，B树搜索算法复杂度为logt(n+1/2).当t趋向大，搜索效率变得高效。怪不得DB2的访问内存设置为虚拟内存的一个PAGE大小，而且帧切换频率降低，无需经常的PAGE切换。
上传时间： 2016-07-06
上传用户：sk5201314
该程序实现一个频率计，测量范围：1-49999999赫兹，用8为数码管扫描显示出被测信号的频率。 INT_DIV模块用于对系统的频率进行分频，此模块的输出信号为被测信号的频率，可以自己设定分频系数，验证频率计的功能，实际应用中，可去掉此模块，直接把待测信号加到CLKCIN端即可。 MYPINLVJI模块是实现频率计的主程序，对系统时钟进行分频，产生0.5赫兹的信号，在此信号的高电平期间（时间为1秒）对输入的信号进行计数，从而实现频率测量，最后用7段数码管显示出测量的频率。
上传时间： 2013-12-30
上传用户：ommshaggar
简单的数字频率计，source为输入，可以测量其频率，在maxplux中使用，需要标准的1hz时钟信号。
标签： 数字频率计
上传时间： 2013-12-09
上传用户：wsf950131
EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位，确定rxd 输入由1 到0，逻辑0 要8 个CLK16 时钟周期，才是正常的起始位，然后在每隔16 个CLK16 时钟周期采样接收数据，移位输入接收移位寄存器rsr，最后输出数据dout。还要输出一个数据接收标志信号标志数据接收完。 波特率发生器 --- UART 的接收和发送是按照相同的波特率进行收发的。波特率发生器产生的时钟频率不是波特率时钟频率，而是波特率时钟频率的16 倍，目的是为在接收时进行精确地采样，以提出异步的串行数据。 --- 根据给定的晶振时钟和要求的波特率算出波特率分频数。
上传时间： 2014-01-25
上传用户：xsnjzljj
根据freescale XXDZ60的多用途时钟发生器的设置原理，FEI->PEE模式变化的寄存器设置，总线频率由外部晶振的4M调整为10M MCGOUT
上传时间： 2016-09-01
上传用户：gaojiao1999
用于手持时钟受时，时钟芯片的工作稳定性，以D18B20温度传感器的采集，微调时钟芯片的内置电容，改变震荡频率
上传时间： 2014-01-16
上传用户：邶刖
本例载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式（本例为Q4格式）。调制系数M为0～0.9。死区时间1.6μs。最小删除脉宽3μs。 主程序的工作是根据输入的调制波频率计算N、2N和M值。
上传时间： 2016-10-12
上传用户：tonyshao
舵机调试程序舵机控制信号管脚,为P0.7管脚 系统时钟为24500KHZ/8=3062.5KHZ周期为20ms，则频率为50HZ，则tmph+tmpl=61250可以保证产生50HZ PWM
上传时间： 2013-12-14
上传用户：aix008
