用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”，接着5个时钟变为“0”，最后3个时钟为“1”。 B：在整个码元持续时间内都没有出现“0”，即连续16个时钟保持“1”。 C：前5个时钟保持“0”，后面11个时钟保持“1”。 改进密勒码编码规则如下： 如果码元为逻辑“1”，用A信号表示。 如果码元为逻辑“0”，用B信号表示，但以下两种特例除外：如果出现两个以上连“0”，则从第二个“0”起用C信号表示；如果在“通信起始位”之后第一位就是“0”，则用C信号表示，以下类推； “通信起始位”，用C信号表示； “通信结束位”，用“0”及紧随其后的B信号表示。 “无数据”，用连续的B信号表示。
上传时间： 2013-12-02
上传用户：wang0123456789
1) 复制libminigui-str-1.6.2.tar.gz至任意用户目录。 2) 解压此文件 tar zxvf libminigui-str-1.6.2.tar.gz 4) 将zlg7289.c zlg7289.h二文件拷贝入增值版的相应目录中 libminigui-1.6.2-linux/src/ial/ 5) 修改相关宏定义使上述二文件加入库编译。 a. 修改libminigui-1.6.2-linux/src/ial/Makefile.am 在29行增加 ZLG7289_SRCS = zlg7289.c zlg7289.h 在37行增加 $(ZLG7289_SRCS) b. 修改libminigui-1.6.2-linux/src/ial/ial.c 在166行加入 #include "zlg7289.h" 在282行的数组内加入 {"zlg7289", InitZLG7289Input, TermZLG7289Input}, c. 进入项目主目录, 重新配置编译依赖 cd libminigui-1.6.2-linux 去掉后aclocal和automake后的版本号后,运行此脚本，忽略警告项。 d. 同上配置方法配置MiniGUI 6) 修改运行时配置文件MiniGUI.cfg中的IAL ial_engine=zlg7289
标签： libminigui-str tar gz zxvf
上传时间： 2013-12-18
上传用户：独孤求源
通过对本书的学习，您可以创建并配置快速、经济并且比在其他平台上更完善的应用程序。无论是简单地向Web页中添加帮助，还是开发功能完备的Windows应用程序，您都可以在书中找到您所需要的详细指导和范例代码。 利用DHTML、DHTML对象模型和脚本语言开发Web页。只需使用DHTML和脚本语言就能编写独立的Windows应用程序调用HTA。使用ActiveX控件、DHTML Behavior和B
标签：
上传时间： 2015-10-02
上传用户：thuyenvinh
TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引脚提供输入／输出时钟8序列，当由DSP提供的帧同步脉冲到来后，芯片从DATA IN接收4 b通道选择地址，同时从DATAOUT送出的前一次转换的结果，由DSP串行接收。I／OCLK接收DSP送出的输入序列长度为10～16个时钟周期。前4个有效时钟周期，将从DATAIN输入的4 b输入数据装载到输入数据寄存器，选择所需的模拟通道。接下来的6个时钟周期提供模拟输入采样的控制时间。模拟输入的采样在前10个I／O时钟序列后停止。第10个时钟沿（确切的I／O时钟边缘，即上升沿或下降沿，取决于操作的模式选择）将EOC变低，转换开始。
上传时间： 2014-12-05
上传用户：yepeng139
ADT600-1的基地址0x300,中断为7， 3个定时器采用级连，CLK0的时钟源是模块上的8M震荡器，中断源为71054定时器的输出OUT2。采集电压范围为+/-5V，请按《ADT200/ADT600技术手册 版本B》上的说明对SW1，W5,W6,W9跳线。若你想修改中断号和基地址，请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装，即运行make all 注意:不要在其他文件中修改。
上传时间： 2016-02-12
上传用户：evil
ADT600-1的基地址0x300,中断为7， 3个定时器采用级连，CLK0的时钟源是模块上的8M震荡器，中断源为71054定时器的输出OUT2。采集电压范围为+/-5V，请按《ADT200/ADT600技术手册 版本B》上的说明对SW1，W5,W6,W9跳线。若你想修改中断号和基地址，请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装，即运行make all 注意:不要在其他文件中修改。
上传时间： 2013-12-10
上传用户：tonyshao
ADT600-1的基地址0x300,中断为7， 3个定时器采用级连，CLK0的时钟源是模块上的8M震荡器，中断源为71054定时器的输出OUT2。采集电压范围为+/-5V，请按《ADT200/ADT600技术手册 版本B》上的说明对SW1，W5,W6,W9跳线。若你想修改中断号和基地址，请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装，即运行make all 注意:不要在其他文件中修改。
上传时间： 2013-12-25
上传用户：wl9454
在了解实时嵌入式操作系统内存管理机制的特点以及实时处理对内存管理需求的基础上，练习并掌握有效处理内存碎片的内存管理机制，同时理解防止内存泄漏问题的良好设计方法。使用预先规划的思想，构建自己的私有内存管理机制，在系统内存池中申请内存，并将其纳入私有内存管理机制中，形成静态预分配内存池； 静态预分配内存池支持一种以上固定长度内存池，如16 字节内存池和256 字节内存池。固定长度内存池的单块长度应考虑体系结构开销，并尽量减少内部碎片；固定长度内存池数量应可配置； 静态预分配内存池与系统内存池的统一管理机制。向用户分配内存时应保证长度最佳匹配原则。当申请内存的长度超过静态预分配长度或资源不足时，自动向系统内存池申请； 管理机制包括： a) 初 始化函数； b) 内 存申请/释放函数。并特别要保证释放安全； c) 告 警机制； d) 管 理监视机制。 5. 利用可能的互斥机制或代码可重入设计，保证以上管理机制的操作安全性； 6. 创建多Task 环境测试及演示以上内容
上传时间： 2016-04-12
上传用户：lizhen9880
除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。
上传时间： 2014-11-23
上传用户：皇族传媒
1、火车采集器V3.2版要求：您的电脑必须安装.net framework2.0框架 附windows .net framework 2.0下载地址：http://download.microsoft.com/download/5/6/7/567758a3-759e-473e-bf8f-52154438565a/dotnetfx.exe 2、软件一直坚持自带配置文件，安装及使用过程不操作注册表及系统文件，完全绿色免安装软件,直接解压软件包即可使用。 3、如果您使用的是1.X - 2.0版本，您的电脑必须安装.net 1.1框架。 附windows .net framework1.1下载地址：http://download.microsoft.com/download/7/b/9/7b90644d-1af0-42b9-b76d-a2770319a568/dotnetfx.exe
标签： framework 2.0 net download
上传时间： 2014-01-07
上传用户：kytqcool
