其他控制模式： a、16bit/65536 级灰度模式，暂未开放10bit/1024 级灰度模式； b、每帧都会发送逐点校正数据和配置寄存器数据； c、配置寄存器1（CF1）使能奇偶校验，防止MBI6024 进入未知状态； d、配置寄存器2（CF2）设定“CKI 逾时时间”为“95～172 CKI 周期”；
上传时间： 2013-11-11
上传用户：xingyuewubian
飞思卡尔智能车的舵机测试程序 #include <hidef.h> /* common defines and macros */#include <MC9S12XS128.h> /* derivative information */#pragma LINK_INFO DERIVATIVE "mc9s12xs128" void SetBusCLK_16M(void) { CLKSEL=0X00; PLLCTL_PLLON=1; //锁相环电路允许位 SYNR=0x00 | 0x01; //SYNR=1 REFDV=0x80 | 0x01; POSTDIV=0x00; _asm(nop); _asm(nop); while(!(CRGFLG_LOCK==1)); CLKSEL_PLLSEL =1; } void PWM_01(void) { //舵机初始化 PWMCTL_CON01=1; //0和1联合成16位PWM； PWMCAE_CAE1=0; //选择输出模式为左对齐输出模式 PWMCNT01 = 0; //计数器清零； PWMPOL_PPOL1=1; //先输出高电平，计数到DTY时，反转电平 PWMPRCLK = 0X40; //clockA 不分频,clockA=busclock=16MHz;CLK B 16分频:1Mhz PWMSCLA = 0x08; //对clock SA 16分频,pwm clock=clockA/16=1MHz; PWMCLK_PCLK1 = 1; //选择clock SA做时钟源 PWMPER01 = 20000; //周期20ms； 50Hz; PWMDTY01 = 1500; //高电平时间为1.5ms; PWME_PWME1 = 1;
上传时间： 2013-11-04
上传用户：狗日的日子
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2013-11-20
上传用户：563686540
本文档主要是以Altera公司的Stratix II系列的FPGA器件为例，介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应，其目的是通过提供PLL的重配置功能，使得不需要对FPGA进行重新编程就可以通过软件手段完成PLL的重新配置，以重新锁定和正常工作。
上传时间： 2013-11-02
上传用户：66666
具有OBFL功能的电路板经配置后，可以把故障相关数据存储在非易失性存储器中，并可在日后加以检索和显示以用于故障分析。这些故障记录有助于电路板故障的事后检查。要实现OBFL系统功能，需要同时使用软硬件。在硬件方面，需要：a)确定给出电路板件故障信息的板载OBFL资源(如温度感应器、存储器、中断资源、电路板ID，等等)；b)在电路板或者系统出现故障时用以保存故障信息的板载非易失性存储。OBFL软件的作用是在正常的电路板运行以及电路板故障期间配置电路板变量并将其作为OBFL记录存储在非易失性存储中。OBFL软件还应具备一定的智能，能够分析多项出错事件、记录和历史故障记录，以逐步缩小范围的方式确认故障原因。这种分析可以大大减轻故障排查工作，否则将有大量的OBFL记录需要故障分析工程师手动核查。
上传时间： 2013-10-30
上传用户：dapangxie
介绍了以PLC为控制单元，变频器为执行单元的控制系统及其在烟支输送储存系统中的应用，并给出了系统的组成、硬件的配置及具体的实现方法。关键词 : PLC 变频器输送储存系统 Ab str ac t;T hisp aperi ntroducest hec ontrols ystem whichc onsistso fP LCa ndf requencyc onvertera ndi ts application in the buffer conveyor for cigarettes. The system constitute, hardware disposal and realization method are also presented in detail.Keywords:PLC f requencyc onverter b ufferc onveyor
上传时间： 2013-10-22
上传用户：ouyang426
RADIUS 服务器介绍 RADIUS服务器支持标准的RADIUS协议，并支持设备提供商自己定义的扩展RADIUS属性,具有高稳定性、高性能、高度可配置性、高负荷量等特点，是宽带网络运营商理想的认证、授权、计费服务器。 特 点 ◆ 支持多种接入方式 PPPoE接入、DHCP+Web接入、专线接入、无线和有线LAN或WAN基于IEEE802.1x的接入 ◆ 支持多种认证类型 PPPoE用户帐号认证、计算机网卡MAC地址认证、计算机IP地址认证、卡用户认证、专线用户认证、 用户VLAN ID认证等等。 ◆ 支持多种认证方式 PPP PAP认证、PPP CHAP认证、PPP MS-CHAP认证、Unix系统认证、PAM认证、ARAP认证、LDAP认证、EAP/MD5和EAP/TLS认证。 ◆ 支持多种上网控制方式 上网时长控制、上网时段控制、累积时长控制、空闲时长控制、带宽控制。 ◆ 支持漫游特性 A城市的用户在B城市上网，可将用户计费信息发往A城市的RADIUS服务器。
上传时间： 2013-11-28
上传用户：ynzfm
网上选课系统，基于B/S架构，配置文件已经写入word文档，可以参考
标签：
上传时间： 2015-05-01
上传用户：lvzhr
2410addr.inc：s3c2410内部寄存器定义 memcfg.inc : 存储块配置，主要定义时序 option.inc : s3c2410堆栈地址，时钟等设置 。 2410init.asm: 启动代码
上传时间： 2015-08-06
上传用户：asddsd
含有：多时钟系统设计，如何处理建立保持时间，如何处理内部三态电路，消除组合逻辑产生的毛刺，用单片机配置fpga
上传时间： 2015-09-17
上传用户：大三三
