NIOSII总线特点和时序要求，为AVOLON总线的设计和使用提供文献
上传时间： 2014-07-20
上传用户：康郎
同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上，采用VHDL语言对同步数字复接各组成模块进行了设计，并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真，取得了正确的设计结果，同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备，在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来，随着需要自建内部通信系统的公司和企业不断增多，同步数字复接设备的使用需求也在增加。FPGA(现场可编程门阵列)器件的高性能简化了数字通信系统的设计与实现。本文基于FPGA的技术特点，结合数字复接技术的基本原理，实现了基群速率(2048kbps)数字信号的数字分接与复接。
上传时间： 2013-12-20
上传用户：ommshaggar
系统使用EDA技术设计了交通灯控制器，采用硬件描述语言VHDL按模块化方式进行设计，然后进行编程，时序仿真等。
上传时间： 2017-08-10
上传用户：ruixue198909
（1）课程设计的题目。（2）设计的目的及设计原理。 （3）根据设计要求给出模型机的逻辑框图。 （4）设计指令系统，并分析指令格式。 （5）设计微程序及其实现的方法（包括微指令格式的设计，后续微地址的产生方法以及微程序入口地址的形成）。 （6）模型机当中时序的设计安排。（7）设计指令执行流程。 （8）给出编制的源程序,写出程序的指令代码及微程序。 （9）说明在使用软件HKCPT的联机方式与脱机方式的实现过程（包括编制程序中每指条令的时序分析，累加器A和有关寄存器、存储器的数据变化以及数据流程）。
上传时间： 2017-08-30
上传用户：TRIFCT
状态机控制AD转换模块 该模块主要实现对MAX197的控制：根据设计需要对芯片进行初始化（包括写控制字选择输入电压值范围、选择通道以及工作模式），并把通道数送指示灯显示以及用键盘控制通道号（按一下，通道号加1，同时点亮相应的指示灯，循环使用个通道）；控制状态机的工作时序，并置两次采集到的数据为12位数据输出，并经过锁存进程来锁存数据，最后从锁存器中把输出数据
上传时间： 2017-09-05
上传用户：qb1993225
根据TLC7524输出控制时序，利用接口电路图，通过改变输出数据，设计一个正弦波发生器。TLC7524是8位的D/A转换器，转换周期为 ，所以锯齿波型数据有256个点构成，每个点的数据长度为8位。.FPGA的系统时钟为 ，通过对其进行5分频处理，得到频率为 的正弦波
上传时间： 2013-12-28
上传用户：zmy123
Linux的射频模块驱动设计。 本文首先从嵌入式系统的概念、ARM微处理器和嵌入式操作系统的概念出发，描述了S3C2410的体系结构，具体研究了UART口和I/O口的控制，然后深入到linux环境下的驱动开发当中，介绍了本论文的软件开发环境，然后讨论了Linux系统驱动程序的程序构架，最后讨论了Linux驱动体系结构，重点叙述了字符型驱动程序的编写方法。然后完成了射频控制模块（ATMEL公司AT86RF211芯片）的驱动以及电路设计，通过S3C2410的UART口传输数据，通过I/O口去控制射频芯片。给出了驱动实现的关键程序和最小系统模块电路图。射频模块（AT86RF211）的驱动程序，包括了对它的模块收发数据的时序实现和对模块实体的控制。
上传时间： 2013-12-18
上传用户：彭玖华
本文主要介绍如何在Vivado设计套件中进行时序约束，原文出自Xilinx中文社区。 Vivado软件相比于ISE的一大转变就是约束文件，ISE软件支持的是UCF(User Constraints File)，而Vivado软件转换到了XDC(Xilinx Design Constraints)。XDC主要基于SDC(Synopsys Design Constraints)标准，另外集成了Xilinx的一些约束标准，可以说这一转变是Xilinx向业界标准的靠拢。Altera从TimeQuest开始就一直使用SDC标准，这一改变，相信对于很多工程师来说是好事，两个平台之间的转换会更加容易些。
上传时间： 2018-07-13
上传用户：yalsim
学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计； 2、掌握组合逻辑，时序逻辑以及用例化语句实现顶层模块的Verilog设计方法； 3、熟悉QuartusⅡ的整个设计流程，仿真方法，引脚锁定，下载及测试方法。
上传时间： 2019-05-30
上传用户：Lily_liu
NUC980 是新唐推出的工业控制物联网系列处理器. NUC980 系列采用 ARM926EJ-S 核心，执行速度高达 300 MHz ，有 LQFP64、LQFN128、LQFN216 3 种封装，堆迭 64 MB 或 128 MB DDR-II 记忆体于同一封装。该文档是 nuc980 硬件设计手册，包含如下内容：1、NUC980 电源部分电路设计2、NUC980 复位部分电路设计3、NUC980 上电、下电时序4、时钟电路设计5、EBI（外部总线接口）、ADC、USB、网络、摄像头、QSPI、CAN、SPI、I2S、uart等外设原理图、layout 设计。文件末尾还有参考设计原理图
上传时间： 2021-10-27
上传用户：默默
