使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时间(Flight Time)意义相同，其值并不是从仿真直接得到，而是通过仿真结果的后处理得来。请看下面图示：图一为实际电路，激励源从输出端，经过互连到达接收端，传输延时如图示Rmin，Rmax，Fmin，Fmax。图二为对应输出端的测试负载电路，测试负载延时如图示Rising，Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。
上传时间： 2013-11-05
上传用户：VRMMO
为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XILINX进行时序仿真，在FPGA上进行验证，可稳定运行在高达50兆的频率，理论分析与计算机仿真表明该算法切实可行、有效并且易于实现。
上传时间： 2013-12-19
上传用户：jshailingzzh
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路信号质量仿真已经成为电子系统设计师必须采取的设计手段。只有通过高速电路仿真和先进的物理设计软件，才能实现设计过程的可控性。传输线效应基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。 · 反射信号Reflected signals · 延时和时序错误Delay & Timing errors · 过冲(上冲/下冲)Overshoot/Undershoot · 串扰Induced Noise (or crosstalk) · 电磁辐射EMI radiation
上传时间： 2013-11-16
上传用户：lx9076
本文介绍了一种通过TTL 系列逻辑门级时序逻辑芯片设计模拟汽车尾灯工作情况电路的方法。主要阐述了通过555 系列来制作脉冲产生器，任意进制的计数器和译码器的改用等一系列方法，以及显示驱动和模式控制的电路设计。设计通过发光二极管模拟汽车尾灯来实现了汽车在行驶时候的四种情况：正常行驶，左拐弯，右拐弯，紧急刹车。
上传时间： 2013-10-15
上传用户：zhouchang199
摘要：本文结合实例介绍了以新型单片机为核心设计CCD驱动系统的一种简明方法。该方法基于集成度高、超高速（单周期指令50ns）C8051F040单片机为核心，从根本上克服了传统单片机CCD驱动系统中驱动频率低的弱点。驱动脉冲由单片机的通用输入输出口产生，各路驱动脉冲间的时序关系由软件控制且精确可调，同时也智化了外围电路。这种方法具有简明、实用等优点。关键词：CCD；C8051F04；驱动频率
上传时间： 2013-11-07
上传用户：牛津鞋
为了提高学生的数字电子技术综合实践能力，设计交通信号灯自动控制数字电子技术实验电路。选用D触发器和555定时器作为主要器件，利用组合逻辑电路、时序逻辑电路和555定时器等方面的数字电路理论，将扭环形计数器应用到十字路口交通信号灯自动控制电路中，并利用Multisim作为设计工具进行仿真。
上传时间： 2013-11-16
上传用户：ouyangmark
第一章 面阵图像传感器系统集成电路11. 1 德州仪器（TEXASINSTRUMENTS）图像传感器系统集成电路11. 1. 1 PAL制图像传感器应用电路11. 1. 2 通用图像传感器应用电路181. 1. 3 NTSC图像传感器应用电路641. 1. 4 图像传感器时序和同步产生电路1061. 1. 5 图像传感器串联驱动电路1501. 1. 6 图像传感器并联驱动电路1651. 1. 7 图像传感器信号处理电路1691. 1. 8 图像传感器采样和保持放大电路1761. 1. 9 TCK211型图像传感器检测和接口电路1821. 2 三星（SAMSUNG）图像传感器系统集成电路1931. 2. 1 CCIR图像传感器应用电路1941. 2. 2 NTSC. EIA图像传感器应用电路2031. 2. 3 图像传感器时序和同步产生电路2401. 2. 4 图像传感器驱动电路2501. 2. 5 图像传感器信号处理电路2571. 3 LG图像传感器系统集成电路2631. 3. 1 NTSC. CCIR图像传感器应用电路2641. 3. 2 图像传感器时序和同步产生电路2841. 3. 3 图像传感器驱动电路3021. 3. 4 图像传感器信号处理电路310第二章 线阵及其他图像传感器系统集成电路3242. 1 东芝TCD系列线阵图像传感器应用电路3242. 2 德州仪器（TEXASINSTRUMENTS）线阵图像传感器应用电路3532. 3 日立面阵图像传感器应用电路4012. 4 CMOS图像传感器应用电路435第三章 磁传感器应用电路4603. 1 差动磁阻传感器应用电路4603. 2 磁场传感器应用电路4793. 3 转速传感器应用电路4873. 4 角度传感器应用电路4993. 5 齿轮传感器应用电路5143. 6 霍尔传感器应用电路5183. 7 霍尔效应锁定集成电路应用5463. 8 无接触电位器式传感器应用电路5583. 9 位置传感器应用电路5603. 10 其他磁传感器应用电路574 《现代传感器集成电路》全面系统地介绍了当前国外各类最新和最常用的传感器集成电路的实用电路。对具有代表性的典型产品集成电路的原理电路和应用电路及其名称、型号、主要技术参数等都作了较详细的介绍。 本书分为三章，主要介绍各类面阵和线阵图像传感器集成电路及磁传感器应用电路等技术资料。书中内容取材新颖，所选电路型号多、参数全、实用性强，是各领域从事自动控制研究、生产、设计、维修的技术人员和大专院校有关专业师生的工具书。为PDS文件，可在本站下载PDG阅读工具：pdg阅读器下载|pdg文件阅读器下载
上传时间： 2013-10-27
上传用户：梧桐
设计了一种片上系统（SoC）复位电路。该电路能对外部输入信号进行同步化处理以抑制亚稳态，采用多级D触发器进行滤波提升抗干扰能力，并且控制产生系统所需的复位时序以满足软硬件协同设计需求。同时，完成了可测性设计（DFT）。基于Xilinx spartan-6 FPGA进行了验证。结果表明该电路可以抑制90 ?滋s以下的外部干扰信号，并能正确产生系统所需的复位信号。
上传时间： 2014-12-29
上传用户：guojin_0704
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路信号质量仿真已经成为电子系统设计师必须采取的设计手段。只有通过高速电路仿真和先进的物理设计软件，才能实现设计过程的可控性。传输线效应基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。 · 反射信号Reflected signals · 延时和时序错误Delay & Timing errors · 过冲(上冲/下冲)Overshoot/Undershoot · 串扰Induced Noise (or crosstalk) · 电磁辐射EMI radiation
上传时间： 2013-11-05
上传用户：tzrdcaabb
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
