用verilog是实现的贪吃蛇，简单的一些功能，时序电路
标签： verilog
上传时间： 2016-03-28
上传用户：w1918
1. 目前世界上有十几家生产CPLD/FPGA的公司，最大的两家是：( )和 ( )。答案：Xilinx、Altera目的：知识面考点：fpga熟悉2. FPGA的基本结构由3种可编程单元和一个用于存放编程数据的静态存储器组成。这3种可编程的单元分别是（）、（）和（）。答案：IOB——输入输出模块目的：知识面 CLB——可编程逻辑模块IR—互联资源或可编程内部连线目的：fpga基本结构的了解考点：fpga基本知识 3. Verilog语言信号赋值包括非阻塞赋值和阻塞赋值，一般非阻塞赋值用在( )描述中，阻塞赋值用在( )描述中；答案：时序电路、组合逻辑目的：verilog语言的了解考点：硬件语言知识
标签： fpga
上传时间： 2022-05-09
上传用户：
本文以“某港口航道水深适时监测技术研究”项目为背景,针对港口水深测量系统中发射的水声信号,采用基于GPS时间同步技术、以MCU+FPGA为核心控制单元的设计方案,设计了一套适用于工程实际的水声信号数据采集与处理系统。该系统作为港口航道水深适时监测技术的重要部分,具有极为重要的意义。水声信号数据采集控制的核心是FPGA,时序电路的设计采用VHDL语言实现。主要任务是控制ADC与FIFO的工作时序相互配合,实现水声信号的高速采集与存储。该数据采集系统位于港口航道的一侧,水声信号的发射端位于港口航道另一侧,在同步技术方面,系统使用GPS技术来实现。发射换能器和数据采集与处理系统的处理器同时读取GPS的时间信息,到达预设时刻时,水声信号发射端和数据采集系统同时启动,实现对水声信号的异地同步采集。水声信号数据的算法处理是由单片机实现的。数据采集完成之后,单片机读取FIFO中的数据,并对其作信号的短时能量分析,判断出水声信号的起始点,然后将水声信号的有效数据和水声信号起始点的位置通过VHF发送到上位机。实验测试证明,本文设计的数据采集与处理系统在采样率为4MHz时工作稳定可靠,功耗低,测量精度高,具有较强的实用性,在水声信号的采集与处理方面有着广阔的应用前景。
标签： 数据采集
上传时间： 2022-06-04
上传用户：
按照结构清晰、层次分明的原则，本书可分为以下几部分：第一部分为数字电路基础篇。主要包括第一章。重点介绍了数字电路的一些基础知识，如数字电路与模拟电路的比较、数字电路的分类、数制与编码等，它们是分析和理解数字电路的基础。第二部分为逻辑门和组合逻辑电路篇。主要包括第二章、第三章。重点介绍了两个方面的内容：一是基本门电路，如分立元件门电路、集成门电路等，它们是组成组合逻辑电路的基本逻辑单元；二是组合逻辑电路，如编码器、译码器、显示译码器、数据选择器、加法器和数值比较器等，常见的组合电路目前已经制作成集成电路，应用十分广泛。第三部分为双稳态触发器和时序逻辑电路篇。主要包括第四章、第五章。重点介绍了两个方面的内容：一是双稳态触发器电路，如基本RS触发器、同步触发器、主从JK触发器、边沿触发器、T型和T型触发器等；二是时序逻辑电路，简要分析了时序电路的特点及分类，并对几种典型的寄存器和计数器作了介绍。第四部分为脉冲波形的产生与整形电路篇。主要包括第六章。重点讨论了脉冲的产生和整形。在脉冲振荡器中，主要介绍在数字系统中最常使用的多谐振荡器；在整形电路中，主要介绍施密特触发器和单稳态触发器。并对一种在脉冲波形的产生和整形电路中应用十分广泛的多功能集成电路555定时器进行详细分析。第五部分是存储器和微控制器篇。主要包括第七章。重点介绍了只读存储器、随机存储器的结构和原理，并对微处理器的基本结构、工作过程和应用作了简要分析。第六部分为DAC转换器和ADC转换器篇。主要包括第八章。DAC转换器和ADC转换器，也就是通常所说的数/模转换和模/数转换电路，它们是数字系统不可缺少的组成部分，如用微控制器对生产过程进行控制，就必须首先将被控制的模拟量转换为数字量，才能送到微控制器系统中去进行运算和处理，然后又需将运算得到的数字量转换为模拟量，才能实现对被控参数的控制。
标签： 数字电子技术
上传时间： 2022-06-24
上传用户：jiabin
在团簇与激光相互作用的研究中和在团簇与加速器离子束的碰撞研究中，需要对加速器束流或者激光束进行脉冲化与时序同步，同时用于测量作用产物的探测系统如飞行时间谱仪(TOF)等要求各加速电场的控制具有一定的时序匹配。在整个实验中，需要用到符合要求的多路脉冲时序信号控制器，而且要求各脉冲序列的周期、占空比、重复频率等方便可调。为此，本论文基于FPGA设计完成了一款多路脉冲时序控制电路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，设计出了一款可以同时输出8路脉冲序列、各脉冲序列之间具有可调高精度延迟、可调脉冲宽度及占空比等。论文讨论了FPGA芯片结构及开发流程，着重讨论了较高频率脉冲电路的可编程实现方法，以及如何利用VHDL语言实现硬件电路软件化设计的技巧与方法，给出了整个系统设计的原理与实现。讨论了高精密电源的PWM技术原理及实现，并由此设计了FPGA所需电源系统。给出了配置电路设计、数据通信及接口电路的实现。开发了上层控制软件来控制各路脉冲时序及属性。 该电路工作频率200MHz，输出脉冲最小宽度可达到10ns，最大宽度可达到us甚至ms量级。可以同时提供l路同步脉冲和7路脉冲，并且7路脉冲相对于同步脉冲的延迟时间可调，调节步长为5ns。
上传时间： 2013-06-15
上传用户：ZJX5201314
关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间
上传时间： 2013-08-31
上传用户：梧桐
时序逻辑电路的分析和设计
上传时间： 2013-11-08
上传用户：1159797854
简单分频时序逻辑电路设计分频电路，有图，有代码
上传时间： 2013-11-25
上传用户：wanqunsheng
通过介绍Multisim软件的功能和特点,结合格雷玛计数器的设计实例,叙述了在Multisim软件平台进行时序逻辑电路的设计原理及构成方法,并利用软件对设计进行仿真。
上传时间： 2013-11-06
上传用户：songyue1991
简单分频时序逻辑电路设计分频电路，有图，有代码
上传时间： 2014-01-21
上传用户：924484786
