时序收敛

时序收敛（英语：Timingclosure）是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中，调整、修改设计，从而使得所设计的电路满足时序要求的过程。

资源总数

500

时序收敛全部资料 500 份

里面收录了19个经典汇编案例例！电子时钟，动画！图形变换！

2014-12-03 63 时序收敛

这一系列是我平时收集的pascal深入核心编程，希望对大家有帮助，开发环境是delphi

2015-03-27 52 时序收敛

这一系列是我平时收集的pascal深入核心变成，希望对大家有帮助，开发环境是delphi

2013-12-29 80 时序收敛

这一系列是我平时收集的pascal深入核心变成，希望对大家有帮助，开发环境是delphi

2015-03-27 98 时序收敛

这一系列是我平时收集的pascal深入核心编程，希望对大家有帮助，开发环境是delphi

2013-12-16 152 时序收敛

这一系列是我平时收集的pascal深入核心编程，希望对大家有帮助，开发环境是delphi

2014-01-27 57 时序收敛

本人刚学习DSP时收集一些DSP入门级的资料，包括CMD，head等文件的详细讲解，希望对初学者有所帮助

2013-12-18 185 时序收敛

2016-09-28 173 时序收敛

2016-06-14 83 时序收敛

摘要: 利用码分多址和互满正交设计，该文针对多天线系统提出了非相干空时传输方案.它可支持满分集通信，并能有效抑制多用户干扰.基于平坦Rayleigh衰落信道，给出了差分解相关接收机，它不仅隔离了不同用户的检测，而且使不同数据符号的译码彼此独...

2023-09-08 1 时序收敛