时序收敛

时序收敛(英语:Timingclosure)是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中,调整、修改设计,从而使得所设计的电路满足时序要求的过程。

资源总数
500

时序收敛 全部资料 500 份

定时器单片机程序,Proteus仿真定时器的使用,用中断方式控制LED亮与暗的时间各50MS;

2015-11-04 1 时序收敛

i80时序说明,在TFT驱动ic使用广泛!愿与大家分享!简单的状态机例子

2013-12-26 29 时序收敛

宏晶1T系列单片机延时程序,以前在网上下的不能用,于是稍作修改,12M晶振下延时精度可达us级

2025-06-16 7 时序收敛