时序收敛

时序收敛（英语：Timingclosure）是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中，调整、修改设计，从而使得所设计的电路满足时序要求的过程。

资源总数
500

时序收敛 全部资料 500 份

时钟产生和分发设计指南。本书由工程师编写，目标读者是那些希望用最好的方法设计时钟电路的工程师。

2023-05-22 1 时序收敛

;=============================================================================== ; sd2400系列SRAM/EEPROM功能测试程序 ; 本程序...

2025-01-28 9 时序收敛

主要介绍fpga的时序的应用和注意点，可以帮助你更好的了解fpga的时序应用

2024-09-29 2 时序收敛

AT89C2051时钟程序;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;; ;; AT89C2051时钟程序 ;; ;;;;;;;;;;;;;;;;;;;;;;;;;...

2024-10-02 8 时序收敛

DDR2时序介绍，需要写底层的可以了解下。DDR2时序介绍，需要写底层的可以了解下。

2024-07-05 9 时序收敛