Verilog HDL下的4 位数字频率计控制模块源代码
上传时间: 2016-11-25
上传用户:ainimao
(1)设计4位十进制频率计测量范围: 1Hz~9999Hz (2)测量的数值通过4个数码管显示 (3)频率超过9999Hz时,溢出指示灯亮,可以作为扩大测量范围的接口
上传时间: 2014-01-11
上传用户:pompey
实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器,例1是其VHDL描述。由实验图1所示,图中间是4位锁存器;rst是异步清信号,高电平有效;clk是锁存信号;
上传时间: 2013-12-17
上传用户:cc1015285075
详细的八位十六进制频率计课程报告,是我的eda课程设计报告书
上传时间: 2017-01-25
上传用户:源码3
采用等精度测频原理的频率计的程序与仿真 --文件名:PLJ.vhd。 --功能:4位显示的等精度频率计。
上传时间: 2013-11-25
上传用户:aysyzxzm
ST_Cortex中文培訓資料,新的基于ARM内核的32位MCU系列,内核为ARM公司为要求高性能,低成本,低功耗的嵌入式应用,专门设计的CortexM3内核标准的ARM架构
上传时间: 2017-02-25
上传用户:wanghui2438
课程设计要求设计并用FPGA实现一个数字频率计,功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的
上传时间: 2013-12-20
上传用户:fxf126@126.com
TLC548和TLC549是以8位开关电容逐次逼近A/D转换器为基础而构造的CMOS A/D转换器。它们设 计成能通过3态数据输出和模拟输入与微处理器或外围设备串行接口。TLC548和TLC549仅用输入/输出时 钟(I/O CLOCK) 和芯片选择(CS) 输入作数据控制。TLC548的最高I/O CLOCK输入频率为2.048MHz, 而TLC549的I/O CLOCK输入频率最高可达1.1MHz。 有关与大多数通用微处理器接口的详细资料已由工厂 准备好,可供使用。
上传时间: 2013-11-27
上传用户:aig85
4位数字频率计的verilog HDL设计,精度比较准的
上传时间: 2014-01-06
上传用户:shus521
由单片机和CPLD共同构成7位数字频率计
上传时间: 2014-01-18
上传用户:ikemada