应用VHDL技术设计嵌入式全数字锁相环路的方法
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。...
数码相框技术资料
📦 资源总数：7446
💻 源代码：27791
📚 数码相框全部资料 (7446个)
CPLD VHDL 数码管程序
CPLD VHDL 数码管程序 流水灯程序 时钟程序CPLD VHDL 数码管程序 流水灯程序 时钟程序...
基于FPGA的全数字锁相环设计
基于FPGA的全数字锁相环设计,内有设计过程和设计思想...
verilog编写基于fpga的鉴相器模块
verilog编写基于fpga的鉴相器模块...
基于FPGA设计数字锁相环
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案...
高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数...
关于数字锁相环的一点东西
关于数字锁相环的一点东西,可以下来看看\r\n...
Verilog实现的DDS正弦信号发生器和测频测相模块
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，...
用CPLD控制LED、数码管的显示源代码
工作原理：\r\n 脉冲输入，记录30个脉冲的间隔时间（总时间），LED显示出来，牵涉到数码管的轮流点亮，以及LED的码。输入端口一定要用个\r\n74LS14整一下，图上没有。数码管使用共阴数码管。...
运用PTOTEUS仿真74595对6个LED数码管的驱动显示
运用PTOTEUS仿真74595对6个LED数码管的驱动显示，了解串口的数据传送模式。...