Multisim 10实现的简易数字钟
Multisim 10实现的简易数字钟,有时钟分钟。带有信号分析仪的验证波形...
Multisim 10实现的简易数字钟,有时钟分钟。带有信号分析仪的验证波形...
用verilog实现的数字跑表,下载到FPGA开发板上验证通过。下载后从新分配引脚即可用。...
第二种生成验证码的jsp代码,有随机数字和字母组合成...
随机产生四个不同数字(如 1234),要求玩家猜出这组数字,并验证数字的正误,若错误给出提示,比如玩家猜5678 提示 0A0B, 1432提示1A3B,(A表示数字与所在位均对,B表示数字对但所在位...
对数字信号进行分析,并仿真验证其正确性。对数字信号编码过程是理解该程序的核心。...
使用VHDL语言编写的简易数字存储示波器,用MAX+PlusII仿真验证。VHDL编写了采样、存储写、存储读和显示4个模块。采样使用ADC0809,存储器使用6264,显示使用DAC0832。...
在数字电视终端MPEG II 解码器测试中,解码能力测试是一个很关键的环节,即验证在前端输入码流满足TR 101 290 标准的前提下接收终端能正常解码,输出同步的视音频模拟信号。PCR 抖动 是影...
数字秒表的设计,设计并调试一个计时范围为0.01秒~1小时的数字秒表,并用实验开发系统进行硬件验证。有详细步骤和源码。...
为了满足多种电力电子变换器对其控制平台的不同要求,缩短开发时间,实现控制平台硬件的通用化和软件 的模块化,在基于双定点数字信号处理器(DSP)TMS320LF2407的大容量变换器专用控制平台的基础...
国内最早推广VERILOG设计方法,有丰富工程实践经验,曾获得包括国家发明二等奖在内的多项国家级奖励,是业界公认的大师。 夏宇闻老师为VERILOG设计方法在中国的推广和应用做了大量工作,曾编写和翻译...