提供《verilog实现的数字跑表 精确到10ms》完整嵌入式/单片机编程工程技术资料下载（归档大小 3 K），包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
paobiao.bsf
2.3 KB
包内组件
2
FILE
clock.map.rpt
20.2 KB
包内组件
3
FILE
shifter.v
956 B
包内组件
4
FILE
clock_description.txt
包内组件
5
FILE
altpll0_bb.v
10.6 KB
包内组件
6
FILE
key.v
546 B
包内组件
7
FILE
clockdivisor.v.bak
1.2 KB
包内组件
8
FILE
segmain0.v
405 B
包内组件
9
FILE
clock.map.smsg
129 B
包内组件
10
FILE
shifter.bsf
2.8 KB
包内组件
11
FILE
tcl_script1.tcl.bak
1 KB
包内组件
12
FILE
clock.vwf
2 KB
包内组件