用verilog实现的数字跑表,下载到FPGA开发板上验证通过。下载后从新分配引脚即可用。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
paobiao.v
2 KB
包内组件