DDS数字频率合成器
DDS数字频率合成器,使用很方便,整个工程下载,vhdl语言...
DDS数字频率合成器,使用很方便,整个工程下载,vhdl语言...
介绍了基于VHDL开发的数字频率计 从方案到结果...
基于单片机的数字频率相位 计,程序采用数据统计法及不同频率分频发,使精度测量精度提到0.01 ,相位测量精度达到0.1°,虽然精度比arm、FPGA低,但在开发成本上却低很多很多!!...
基于FPGA数字频率计的实现,文中有所有的源代码,仅供参考。...
基于vhdl 的数字频率计的设计源程序及工程文件,已在实验箱上实现...
基于FPGA 的直接数字频率合成信号发生器(DDS)设计...
基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序...
0023、基于51单片机的数字频率计设计论文资料...
0577、跟我做AVR单片机实验 用单片机做数字频率计...
数字频率计的设计与制作...