基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

资 源 简 介

基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

您 可 能 感 兴 趣 的

• FPGA/CPLD VHDL语言实现SPI
• 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
• EDA高手入门必看-FPGA-CPLD-开发流程
• altera FPGA/CPLD高级篇(VHDL源代码)
• 基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件）
• 用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高,
• 快速学习cpld/fpga的vhdl软件及硬件教程
• altera FPGA/CPLD高级篇(VHDL源代码)
• 基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件）
• 有关于VHDL举例,FPGA/CPLD的运用方面的例子