基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
上传时间： 2013-11-25
上传用户：ruan2570406
单片机专辑 258册 4.20G基于单片机的数字频率计的设计 68页 0.7M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
该文档为基于51单片机的数字频率计的设计讲解资料，讲解的还不错，感兴趣的可以下载看看…………………………
上传时间： 2021-11-02
上传用户：
该文档为基于51单片机的数字频率计的设计简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-11-30
上传用户：canderile
基于FPGA的等精度频率计的设计与实现这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2021-12-27
上传用户：
该文档为单片机芯片78F9234数字温度控制器的设计与制作讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： 单片机
上传时间： 2022-03-05
上传用户：kent
基于FPGA数字频率计的设计共19页这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2022-03-10
上传用户：
基于51单片机的数字频率计的设计，数字频率计广泛应用于日常实验。
上传时间： 2022-04-01
上传用户：
数字频率计的设计，1.频率测量范围：1Hz—9999Hz。
标签： 数字频率计
上传时间： 2022-04-21
上传用户：
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-06-05
上传用户：wys0120
