EDA基于VHDL语言的数字频率计的设计及其仿真
EDA基于VHDL语言的数字频率计的设计及其仿真...
EDA基于VHDL语言的数字频率计的设计及其仿真...
4位数字频率计的verilog HDL设计,精度比较准的...
由单片机和CPLD共同构成7位数字频率计...
基于FPGA的自适应数字频率计,测量范围1Hz-99.9MHz...
数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间(闸门时间)内,记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K2...