EDA基于VHDL语言的数字频率计的设计及其仿真
EDA基于VHDL语言的数字频率计的设计及其仿真...
EDA基于VHDL语言的数字频率计的设计及其仿真...
4位数字频率计的verilog HDL设计,精度比较准的...
由单片机和CPLD共同构成7位数字频率计...
基于FPGA的自适应数字频率计,测量范围1Hz-99.9MHz...
数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间(闸门时间)内,记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+pl...
基于单片机的数字频率计设计,定时器T0完成定时功能,T1采用计数功能...
8位十进制数字频率计 测量频率范围在1HZ—1MHZ之间...
本程序完整的实现了数字频率计的常用功能。并对通常数字频率计的常见问题进行了改进。具有实用价值。...
数字频率计毕业论文 不是自己做的。。哈哈...
基于AVR的数字频率计,使用LCD1602做显示。刷新速度1S,含电路图...