系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ），用于记录各状态持续时间； 因为各状态持续时间不一致，所以上述计数器应置入不同的预置数； 倒计时计数值输出至二个数码管显示； 程序共设置4个进程： ① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器，其中P1和P3分别为个位和十位计数器，P2产生个位向十位的进位信号； ② P4是状态寄存器，控制状态的转换，并输出6盏交通灯的控制信号。
上传时间： 2016-11-28
上传用户：003030
系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ），用于记录各状态持续时间； 因为各状态持续时间不一致，所以上述计数器应置入不同的预置数； 倒计时计数值输出至二个数码管显示； 程序共设置4个进程： ① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器，其中P1和P3分别为个位和十位计数器，P2产生个位向十位的进位信号； ② P4是状态寄存器，控制状态的转换，并输出6盏交通灯的控制信号
上传时间： 2014-01-24
上传用户：jhksyghr
使用AT89S52单片机，在keil c51环境下，控制RTC芯片DS1302实现实时时钟功能。此工程经过实际应用证明，有效。GPIO管脚模拟i2c总线方式读写DS1302的片内寄存器，可以实现万年历时间的读取和设定，注释丰富，代码很容易移植到其他系统中使用
上传时间： 2013-12-16
上传用户：问题问题
用VC6.0集成环境快速开发VxD VxD (Virtual Device Driver), 即虚拟设备驱动程序， 是运行在处理器Ring0特权级别的驱动程序，可以执行任何处理器指令，访问机器中的任何数据寄存器。VxD被用作Windows 9x系统和物理设备之间的接口,扩展了WINDOWS 系统的核心服务，能够访问和控制实际的硬件环境。
上传时间： 2017-01-11
上传用户：lizhizheng88
要求学生在一周的实验中，设计实现一个简单的模型机，该模型机包含若干条简单的计算机指令，其中至少包括输入、输出指令，存储器读写指令，寄存器访问指令，运算指令，程序控制指令。学生须根据要求自行设计出这些机器指令对应的微指令代码，并将其存放于控制存储器，并利用机器指令设计一段简单机器指令程序。将实验设备通过串口连接计算机，通过联机软件将机器指令程序和编写的微指令程序存入主存中，并运行此段程序，通过联机软件显示和观察该段程序的运行，验证编写的指令和微指令的执行情况是否符合设计要求，并对程序运行结果的正、误分析其原因。课程设计完成后，要求学生按要求写出课程设计论文，由教师综合课程设计过程和学生课程设计论文等给出课程设计成绩
标签： 实验
上传时间： 2013-12-14
上传用户：66666
VHDL是由美国国防部为描述电子电路所开发的一种语言，其全称为(Very High Speed Integrated Circuit) Hardware Description Language。 与另外一门硬件描述语言Verilog HDL相比，VHDL更善于描述高层的一些设计，包括系统级（算法、数据通路、控制）和行为级（寄存器传输级），而且VHDL具有设计重用、大型设计能力、可读性强、易于编译等优点逐渐受到硬件设计者的青睐。但是，VHDL是一门语法相当严格的语言，易学性差，特别是对于刚开始接触VHDL的设计者而言，经常会因某些小细节处理不当导致综合无法通过。为此本文就其中一些比较典型的问题展开探讨，希望对初学者有所帮助，提高学习进度。
上传时间： 2017-02-18
上传用户：nanshan
通过VHDL实现4位全加器，8位全加器，和8位通用寄存器的设计
上传时间： 2014-01-11
上传用户：lanwei
cpu设计实例mips。MIPSI指令集32位CPU （1）MiniCore设计实例全32位操作，32个32位通用寄存器，所有指令和地址全为32位 （2）静态流水线（3～5级） （3）Forwarding技术 （4）片内L1 Cache，指令、数据各4KByte，硬件初始化 （5）没有TLB，但系统控制协处理器（CP0）具有除页面映射外的全部功能
上传时间： 2013-12-02
上传用户：xiaodu1124
AVR单片机SPI的串行ADC接口的设计 SPI（SerialPeripheralInterface---串行外设接口）总线系统是一种同步串行外设接口，允许MCU与各种外围设备以串行方式进行通信、数据交换，广泛应用于各种工业控制领域。 MAX187用采样／保持电路和逐位比较寄存器将输入的模拟信号转换为12位的数字信号，其采样／保持电路不需要外接电容。MAX187有2种操作模式：正常模式和休眠模式，将置为低电平进入休眠模式，这时的电流消耗降到10μA以下。置为高电平或悬空进入正常操作模式。
标签： SerialPeripheralInterface SPI AVR ADC
上传时间： 2017-04-04
上传用户：zsjzc
伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）
上传时间： 2014-12-03
上传用户：小宝爱考拉
