PROTEUS 仿真 4人抢答器 汇编语言编程 学校课程设计
标签： PROTEUS 仿真 抢答器 汇编语言
上传时间： 2014-01-06
上传用户：zhaiye
本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.
标签： Verilog HDL 程序 全加器
上传时间： 2013-12-03
上传用户：moerwang
基于硬件描述性语言vhdl的定时器timer的设计
标签： timer vhdl 硬件 定时器
上传时间： 2013-12-20
上传用户：wys0120
一个关于汉字纠错码器的vhdl设计
标签： vhdl 汉字 纠错 码器
上传时间： 2017-09-09
上传用户：watch100
单片机51/52系列的单片机开发的5路抢答器
标签： 51 52 单片机 单片机开发
上传时间： 2017-09-11
上传用户：Breathe0125
本设计是用32位的并行全加器的,可以实现浮点运算!
标签： 并行 全加器 浮点运算
上传时间： 2014-01-22
上传用户：WMC_geophy
0297、关于单端反激变换器的变压器设计
标签：
上传时间： 2014-04-09
上传用户：yuanhao
0009、八路扫描式抢答器设计论文
上传用户：ZZJ886
实用电子技术专辑 385册 3.609G数字抢答器设计全攻略 5页 0.4M.pdf
上传时间： 2014-05-05
上传用户：时代将军
开关电源相关专辑 119册 749M反激式变换器中RCD箝位电路的设计.pdf
