四人抢答器设计,具有超前抢答显示报警，20秒倒计时超时抢答报警及加分、减分等功能
标签： 抢答器设计 抢答 报警
上传时间： 2017-01-19
上传用户：王楚楚
用于八路抢答器，基于微机原理的课程设计，运用8255并行接口
标签： 抢答器
上传时间： 2014-01-07
上传用户：huangld
数字电子课程设计报告,题目一:三态逻辑电平测试器电路的设计 题目二:分压式工作点稳定电路Multisim仿真 内附详细的设计原理及原理图
标签： Multisim 数字 报告 三态
上传时间： 2013-11-26
上传用户：CHINA526
用verilog编写的抢答器程序。由硬件思维编写，由一个多路开关和一个触发器构成，比起c，简单并且稳定。
标签： verilog 编写 抢答器 程序
上传时间： 2014-11-12
上传用户：frank1234
数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。
标签： 数字抢答器 扩展电路 开关 控制电路
上传时间： 2017-02-01
上传用户：refent
数字抢答器 新型的功能强大的抢答器 使用方便 原理容易理解
标签： 数字抢答器 抢答器
上传时间： 2017-02-12
上传用户：liuchee
一个用LF2407A开发定时器的源码,可以用于其他的模块化设计。
标签： 2407A 2407 LF 定时器
上传时间： 2014-01-04
上传用户：athjac
51芯片设计8路抢答器...................
标签： 51芯片 8路 抢答器
上传时间： 2013-12-28
上传用户：songrui
先进先出缓存器的verilog设计与实现
标签： verilog 缓存器
上传时间： 2017-02-25
上传用户：com1com2
抢答器原理图,设计为四人抢答器，带主持人功能。
标签： 抢答器 原理图
上传时间： 2014-11-26
上传用户：huql11633
