虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

所得

  • 基于卡尔曼滤波算法的永磁同步电机无速度传感器控制研究.rar

    永磁同步电机是同步电机的一个重要类型,其转子一般采用稀土永磁材料做激磁磁极,与传统同步电机相比,体积和重量大为减小,而且结构简单,运行可靠,维护更方便。现代电气传动控制的发展趋势之一是开发新的交流调速与伺服系统。无论在矢量控制还是标量控制中,转速与位置的闭环控制都需要在电机轴上安装一个速度传感器,但是由于速度传感器的引进不仅增加了成本,降低了系统可靠性,还存在安装问题,效果并不十分理想。因此高性能无速度传感器控制成为近年来电机研究的热点。 本文在系统介绍卡尔曼滤波器的基础上,将其引入到永磁同步电机无速度传感器状态观测中。由于永磁同步电机是一个强耦合的多阶非线性系统,本文采用了工程实际中普遍采用的泰勒展开式截断的方法,对电机方程线性化处理,将卡尔曼滤波算法推广至非线性系统,并加入了反映电机系统模型误差和环境干扰的系统噪声和测量噪声模型,形成扩展卡尔曼滤波算法。扩展卡尔曼滤波器将电机转子位置与转速作为系统状态变量进行实时估算,并将所得信息反馈到永磁同步电机控制系统中。通过仿真,与电机实际运行状态进行比较,证明了扩展卡尔曼滤波具有良好的动态跟踪能力和抗噪声能力。 针对扩展卡尔曼滤波算法在无速度传感器控制中存在的不足,本文给出了降阶线性卡尔曼滤波算法。降阶线性卡尔曼滤波算法重新选择了系统状态变量,建立新的完全线性化的系统方程,并且卡尔曼滤波算法中的系统协方差矩阵成为时不变序列,因此可以直接应用线性卡尔曼滤波算法。仿真结果证明,与扩展卡尔曼滤波算法相比,新的算法更加简单,减轻了繁重的参数调节任务,易于数字化实现,不仅具备扩展卡尔曼滤波算法的优势,而且在某些性能方面超越了扩展卡尔曼滤波算法。 通过分析得知,由于将系统模型不确定性与测量噪声体现在系统方程中,因此卡尔曼滤波算法在状态估算方面具有良好的性能。本文以降阶线性卡尔曼滤波 算法为理论基础,以永磁同步电机为对象,以数字信号处理器(DSP)为核心,设计了电机状态观测系统的设计方案。整个方案在不增加成本的基础上,充分利用数字信号处理器(DSP)丰富的资源和强大的运算能力,通过检测电机相电流,实时估算出电机转子位置与转速。本系统可以代替传统速度传感器,为电机控制系统提供转子位置和转速反馈信息。本文的下一步主要工作便是将此系统付诸实践,应用于实际工程中,对卡尔曼滤波算法在永磁同步电机无速度传感器控制方面的性能进行进一步研究。关键词:永磁同步电机;无速度传感器;卡尔曼滤波

    标签: 卡尔曼 滤波算法 永磁同步电机

    上传时间: 2013-04-24

    上传用户:lifangyuan12

  • 工业变频器高性能调制算法的研究.rar

    变频器在各行各业中的各种设备上迅速普及应用,已成为当今节电、改造传统工业、改善工艺流程、提高生产过程自动化水平、提高产品质量以及推动技术进步的主要手段之一,是国民经济和生活中普遍需要的新技术。但是现有变频器的调制算法尚存在一些缺点,如开关损耗大和共模电流大等,因此有必要研究和设计高性能调制算法的变频控制器。鉴于此,开展了以下工业变频器高性能调制算法为对象的研究内容: 在阐述了工业变频器系统的结构、调制算法、调速算法的基础上,结合数学模型,分析了共模电压产生的原理、共模电流其影响和危害,给出了共模电压和共模电流的关系。总结其他的抑制共模电压的方案基础上,提出一种新的共模电压抑制SVPWM;还阐述了死区产生的原因及其影响,以及死区补偿的原理并将上述两个调制算法利用MATLAB/SIMULINK软件对该系统给予了全面的仿真分析。 变频器硬件部分设计包括整流滤波电路、逆变器功率电路、上电保护电路、DSP控制系统及其外围电路、IGBT驱动及保护电路以及反激式开关电源,对于传感器检测滤波电路的具体电路参数设计,是在PSPICE上仿真基础上得出。并在考虑成本、EMC、效率等因素后考虑完成了所有硬件相关的原理图绘制和PCB绘制; 变频器软件部分设计包括主程序、键盘扫描程序、系统状态处理程序、PWM发送中断程序、电机启动函数、电压调整程序、AD采样中断程序以及故障保护中断程序。在实现一般SVPWM的基础上,根据之前理论和仿真得到的共模电压抑制SVPWM、以及死区补偿算法,将这两个对SVPWM进行改进的调制算法在硬件平台上实现。 在硬件电路完成设计的各个阶段,逐渐编制相应的控制程序,并进行调试,并完成整个程序的编制和调试。此外,还调试了系统所需的反激式开关电源。整个系统调试中遇到了很多问题,如键盘消除抖动问题、共模电压抑制SVPWM出现的直通现象等。最终完成了工业变频器样机,并且采用的是文章中研究的调制算法,效果良好,达到设计的目的; 提出了一种将有源功率因数校正(PFC)技术引用到串级调速中来提高定子侧功率因数的新方法。通过建立电动机折算到转子侧的等值电路,重点分析了有源PFC技术代替传统串级调速系统中的不控整流桥后,系统可以等效为转子串电阻调速。得到了等效串电阻的计算公式和变化趋势,对电动机功率因数、电磁转矩脉动也进行了分析,发现能够比传统串级调速时有所提升。鉴于电动机转子侧电势频率非常低,分析了有源PFC的具体实现的特殊考虑和参数选取方法,并基于对称平衡的Scott变压器和两个单相有源PFC电路实现了绕线电动机转子侧的三相有源低频PFC,得到超低纹波的直流输出电压。利用MATLAB建立了完整的仿真平台,所得结果验证了理论分析的正确性。

    标签: 工业 变频器 性能

    上传时间: 2013-07-09

    上传用户:qq442012091

  • 牵引逆变器分段同步调制算法及切换冲击抑制的研究.rar

    现如今,逆变器的脉冲宽度调制(PWM)技术作为一种最常见的调制方式在交流传动系统中广泛应用。采用PWM调制技术的最终目的在于追求逆变器输出电压、电流波形更接近正弦从而进一步控制负载电机的磁通正弦化。为了达到这些目的,很多种基于PWM原理的调制方法被相继提出并应用。 在铁道牵引调速系统中,逆变装置具有调速范围宽,输出频率变化快等特点,而逆变器本身器件的开关频率又不是很高。这种情况下,分段同步调制模式的使用有效地改善了变频器的输出,达到了减少谐波的目的。本文围绕分段同步调制在交流牵引传动系统中的应用进行研究,主要目的在于解决该调制模式应用中存在的切换点选择、切换震荡冲击等问题。文章详细讨论了分段调制模式下载波比和载波比切换点选取的原则,重点分析了分段同步调制模式下载波比切换点冲击电压的产生原因和危害,提出了改善电压电流冲击的方法,并在搭建的实验平台上验证了理论分析的正确性。此外,本文还对列车高速时载波比极低的极限情况下分段同步调制对变频器输出交流电压和直流回流电流谐波的改善情况进行了理论推导和仿真分析。 论文搭建了用于调制实验的3.7kW小功率电机实验平台,在开环的VVVF调速系统中进行了分段同步调制载波比切换实验;在Matlab/Simulink环境下搭建了分段同步调制模式下的电机牵引模型,进行了分段同步调制载波比切换仿真;实验和仿真结果表明,文章所提出的方法很好地完成了分段同步算法且有效抑制了可能发生的冲击,所得结果验证了理论分析的正确性。

    标签: 牵引逆变器 分段 调制

    上传时间: 2013-08-04

    上传用户:hphh

  • 基于FPGA的直扩调制解调器的设计与实现.rar

    扩频通信系统与常规的通信系统相比,具有很强的抗窄带干扰,抗多径干扰,抗人为干扰的能力,并具有信息隐蔽、多址保密通信等优点。在近年来得到了迅速的发展。本论文主要讨论和实现了基于FPGA的直接序列扩频信号的解扩解调处理。论文对该直扩通信系统和FPGA设计方法进行了相关研究,最后用Altera公司的最新的FPGA开发平台Quarus Ⅱ5.0实现了相关设计。 整个系统分为两个部分,发送部分和接收部分。发送部分主要有串并转换、差分卷积编码、PN码扩频、QPSK调制、成型滤波等模块。接收部分主要有前端抗干扰、数字下变频、解扩解调等模块。 论文首先介绍了扩频通信系统的特点以及相关技术的国内外发展现状,并介绍了本论文的研究思路和内容。 然后,论文分析了几种常用的窄带干扰抑制、载波同步及PN码同步算法,结合实际需要,设计了一种零中频DSSS解调解扩方案。给出了抗窄带干扰、PN码捕获及跟踪以及载波同步的算法分析,采用了基于数字外差调制的自适应陷波器来进行前端窄带干扰抑制处理,用基于自适应门限技术的滑动相关捕获和分时复用单相关器跟踪来改善PN码同步的性能,用基于硬判决的COSTAS(科斯塔斯)环来减少载波提取的算法复杂度,用改进型CORDIC算法实现NCO来方便的进行扩展。 接着,论文给出了系统总体设计和发送及接受子系统的各个功能模块的实现分析以及在Quartus Ⅱ5.0上的实现细节,给出了仿真结果。 然后论文介绍了整个系统的硬件电路设计和它在真实系统中连机调试所得到的测试结果,结果表明该系统具有性能稳定,灵活性好,生产调试容易,体积小,便于升级等特点并且达到课题各项指标的要求。 最后是对论文工作的一些总结和对今后工作的展望。

    标签: FPGA 调制解调器

    上传时间: 2013-05-23

    上传用户:磊子226

  • 开始学单片机c语言所得

    这是我刚刚学单片机写的一些东西,感觉自己虽有兴趣,但很吃力

    标签: 单片机c语言

    上传时间: 2013-06-17

    上传用户:BIBI

  • 大型汽轮发电机端部物理场的研究及其进相运行分析

    本论文围绕大容量汽轮发电机的进相运行展开了研究工作。全文共分七章。第一章首先阐述了发电机进相运行的重要性和迫切性,对国内外相关方面的研究概况作了较为系统全面的综述,并对本论文的研究内容作了简单介绍。第二章给出了低频三维涡流电磁场的复边值问题,并介绍了复矢量场的一些理论基础。然后分别利用伴随算子和伴随场函数(广义相互作用原理)、最小作用原理和拉格朗日乘子法(广义变分原理),建立了低频三维涡流电磁场中非自伴算子问题的变分描述。上述三种方法所得的结果与Galerkin法的结果完全一致。第三章介绍了圆柱坐标系下基于拱形体单元的三维稳态温度场有限元计算模型,并将变分法的结果与Galerkin法的结果进行了对比。第四章建立了汽轮发电机端部三维行波涡流电磁场的数学模型,在涡流控制方程中引入了罚函数项以使库伦规范自动满足,并应用广义相互作用原理导出了对应的泛函变分及其有限元计算格式。然后对多台大容量汽轮发电机端部的涡流电磁场进行了实例计算,并分析了罚函数项对数值解稳定性的影响以及影响端部电磁场的各种因素。第五章建立了大型汽轮发电机端部三维温度场的有限元计算模型,并应用传热学理论研究了散热系数、等效热传导系数等问题。然后求解了QFSS-300-2型汽轮发电机端部大压圈上的三维温度场分布,并与两台机组多种工况下的实测数据进行了对比。第六章介绍了二维稳态温度场的边值问题及其等价变分,导出了其有限元计算格式。然后求解了QFQS-200-2型汽轮发电机端部压圈上的温度分布,并与实测数据进行了对比。第七章首先定性研究了汽轮发电机从迟相运行到进相运行过程中不同区域上磁场强度的变化规律。然后介绍了发电机变参数数学模型,结合实测数据以及最小二乘回归分析计算了发电机稳态运行时的相关电气参数,并分析了发电机各物理量之间的相互关系。随后分析了不同工况下发电机端部结构件上的涡流损耗及温升的变化趋势。最后,利用发电机变参数模型给出了发电机的饱和功角特性、静稳极限以及运行极限图。

    标签: 大型 汽轮发电机 物理

    上传时间: 2013-07-10

    上传用户:stampede

  • CCSDS图像压缩和AES加密算法研究及其FPGA实现

    遥感图像是深空探测和近地观测所得数据的重要载体,在军事和社会经济生活领域发挥着重要作用。由于遥感图像数据量巨大,它的存储和传输已成为遥感信息应用中的关键问题。图像压缩编码技术能降低图像冗余度,从而减小图像的存储容量和传输带宽,它的研究对于遥感图像应用具有重要的现实意义。CCSDS图像压缩算法是空间数据系统咨询委员会(CCSDS)提出的图像数据压缩算法。该算法复杂度较低,并行性好,适合于硬件实现,能实现对空间数据的实时处理,从而广泛应用于深空探测和近地观测。对于直接关系到军事战略、经济建设等方面的遥感图像的传输,必须对它进行加密处理。AES加密算法是由美国国家标准和技术研究所(NIST)于2000年发布的数据加密标准,它不但能抵抗各种攻击,保证加密数据的安全性,而且易于软件和硬件实现。本论文对CCSDS图像压缩算法和AES加密算法进行了研究,完成的主要工作包括: (1)研究了CCSDS图像压缩算法的原理和结构,用C语言实现了算法的编解码器,并与SPIHT算法和JPEG2000算法的性能进行了比较。 (2)研究了AES加密算法的原理和结构,用C语言实现了算法的加解密器。 (3)介绍了实现CCSDS图像压缩算法和AES加密算法的FPGA设计所选择的软件开发工具、开发语言和硬件开发平台。 (4)给出了CCSDS编码器的FPGA实现方法和实现性能。 (5)给出了AES加密器的FPGA实现方法和实现性能。 本文设计的CCSDS图像压缩和AES加密FPGA系统运用了流水线设计、高速内存设计、模块并行化设计和模块串行化设计等技术,在系统速度和资源面积上取得了较好的平衡,达到了预期的设计目的。

    标签: CCSDS FPGA AES 图像压缩

    上传时间: 2013-07-15

    上传用户:dylutao

  • 基于FPGA的直扩调制解调器

    扩频通信系统与常规的通信系统相比,具有很强的抗窄带干扰,抗多径干扰,抗人为干扰的能力,并具有信息隐蔽、多址保密通信等优点。在近年来得到了迅速的发展。本论文主要讨论和实现了基于FPGA的直接序列扩频信号的解扩解调处理。论文对该直扩通信系统和FPGA设计方法进行了相关研究,最后用Altera公司的最新的FPGA开发平台Quarus Ⅱ5.0实现了相关设计。 整个系统分为两个部分,发送部分和接收部分。发送部分主要有串并转换、差分卷积编码、PN码扩频、QPSK调制、成型滤波等模块。接收部分主要有前端抗干扰、数字下变频、解扩解调等模块。 论文首先介绍了扩频通信系统的特点以及相关技术的国内外发展现状,并介绍了本论文的研究思路和内容。 然后,论文分析了几种常用的窄带干扰抑制、载波同步及PN码同步算法,结合实际需要,设计了一种零中频DSSS解调解扩方案。给出了抗窄带干扰、PN码捕获及跟踪以及载波同步的算法分析,采用了基于数字外差调制的自适应陷波器来进行前端窄带干扰抑制处理,用基于自适应门限技术的滑动相关捕获和分时复用单相关器跟踪来改善PN码同步的性能,用基于硬判决的COSTAS(科斯塔斯)环来减少载波提取的算法复杂度,用改进型CORDIC算法实现NCO来方便的进行扩展。 接着,论文给出了系统总体设计和发送及接受子系统的各个功能模块的实现分析以及在Quartus Ⅱ5.0上的实现细节,给出了仿真结果。 然后论文介绍了整个系统的硬件电路设计和它在真实系统中连机调试所得到的测试结果,结果表明该系统具有性能稳定,灵活性好,生产调试容易,体积小,便于升级等特点并且达到课题各项指标的要求。 最后是对论文工作的一些总结和对今后工作的展望。

    标签: FPGA 调制解调器

    上传时间: 2013-07-04

    上传用户:yd19890720

  • 伪随机序列发生器的FPGA设计与实现

    伪随机序列 (Pseudo-Random Sequence,PRS)广泛应用于密码学、扩频通信、雷达、导航等领域,其设计和分析一直是国际上的研究热点。混沌序列作为一种性能优良的伪随机序列,近年来受到越来越多的关注。寻找一种性能更为良好的混沌伪随机序列(ChaosPseudo Random Sequence,CPRS)并且完成其硬件实现,在理论研究与工程应用上都是十分有价值的。基于切延迟椭圆反射腔映射混沌系统(Tangent-Delay Ellipse Reflecting Cavity map System,TD-ERCS)已被理论分析和测试证明具有良好的密码学性质。本文介绍了一种基于TD-ERCS构造伪随机序列发生器 (Pseudo Random SequenceGenerator,PRSG)的新方法;并基于这种方法,提出了以现场可编程门阵列 (Field Programmable Gate Array,FPGA)为平台的硬件设计实现方案,采用硬件描述语言 (VHSIC Hardware DescriptionLanguage,VHDL )完成了整个系统的设计,通过了仿真与适配,完成了硬件调试;详细地论述了系统总体框架及内部模块设计,重点介绍了TD-ERCS算法实现单元的设计,并在系统中设计加入了异步串行接口,完善了整个系统的模块化,可使系统嵌入到现有的各类密码系统与设备中;基于FDELPHI编程环境,完成了计算机应用软件的设计,为使用基于TD-ERCS开发的PRSG硬件产品提供了人机交互界面,也为分析与测试硬件系统产生的CPRS提供了方便;同时依据美国国家标准与技术研究院 (National Institute of Standards andTechnology,NIST)提出的伪随机序列性能指标,对软件与硬件系统产生的CPRS进行了标准测试,软件方法所得序列各项性能指标完全合格,硬件FPGA所得序列仅三项测试未能通过,其原因有待进一步研究。

    标签: FPGA 伪随机序列 发生器

    上传时间: 2013-06-20

    上传用户:heart520beat

  • H264视频编码器帧内预测系统设计

    H.264视频编解码标准以其高压缩比、高图像质量、良好的网络适应性等优点在数字电视广播、网络视频流媒体传输、视频实时通信等许多方面得到了广泛应用。提高H.264帧内预测的速度,对于实时性要求较高的场合具有重大的意义。为此,论文在总结国内外相关研究的基础上,针对H.264帧内预测的软件实现具有运算量大、实时性差等缺点,提出了一种基于FPGA的高并行、多流水线结构的帧内预测算法的硬件实现。    论文在详细阐述H.264帧内预测编码技术的基础上,分析了17种预测模式算法,通过Matlab仿真建模,直观地给出了预测模式的预测效果,并在JM12.2官方验证平台上测试比较各种预测模式对编码性能的影响,以此为根据对帧内预测模式进行裁剪。接着论文提出了基于FPGA的帧内预测系统的设计方案,将前段采集剑的RGB图像通过色度转换模块转换成YCbCr图像,存入片外SDRAM中,控制模块负责读写数掘送入帧内预测模块进行处理。帧内预测模块中,采用一种并行结构的可配置处理单元,即先求和再移位最后限幅的电路结构,来计算各预测模式下的预测值,极大地减小了预测电路的复杂度。针对预测模式选择算法,论文采用多模式并行运算的方法,即多个结构相同的残差计算模块,同时计算各种预测模式对应的SATD值,充分发挥FPGA高速并行处理的能力。其中Hadamard变换使用行列分离的变换方法,采用蝶形快速变换、流水线设计提高硬件的工作效率。最后,论文设计了LCD显示模块直观地显示所得到的最佳预测模式。    整个帧内预测系统被划分成多个功能模块,采用层次化、模块化的设计思想,并采用流水线结构和乒乓操作来提高系统的并行性、运行速度和总线利用率。所有模块用Verilog语言设计,由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明,系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上,能够较好地满足实时性要求。论文对于研究基于FPGA的H.264视频压缩编码系统进行了有益的探索,具有一定的实用价值。

    标签: H264 视频编码器 帧内预测 系统设计

    上传时间: 2013-07-21

    上传用户:ABCD_ABCD