虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > 学术论文 > 伪随机序列发生器的FPGA设计与实现

伪随机序列发生器的FPGA设计与实现

  • 资源大小:2425 K
  • 上传时间: 2013-06-20
  • 上传用户:flp123456
  • 资源积分:2 下载积分
  • 标      签: FPGA 伪随机序列 发生器

资 源 简 介

伪随机序列 (Pseudo-Random Sequence,PRS)广泛应用于密码学、扩频通信、雷达、导航等领域,其设计和分析一直是国际上的研究热点。混沌序列作为一种性能优良的伪随机序列,近年来受到越来越多的关注。寻找一种性能更为良好的混沌伪随机序列(ChaosPseudo Random Sequence,CPRS)并且完成其硬件实现,在理论研究与工程应用上都是十分有价值的。基于切延迟椭圆反射腔映射混沌系统(Tangent-Delay Ellipse Reflecting Cavity map System,TD-ERCS)已被理论分析和测试证明具有良好的密码学性质。本文介绍了一种基于TD-ERCS构造伪随机序列发生器 (Pseudo Random SequenceGenerator,PRSG)的新方法;并基于这种方法,提出了以现场可编程门阵列 (Field Programmable Gate Array,FPGA)为平台的硬件设计实现方案,采用硬件描述语言 (VHSIC Hardware DescriptionLanguage,VHDL )完成了整个系统的设计,通过了仿真与适配,完成了硬件调试;详细地论述了系统总体框架及内部模块设计,重点介绍了TD-ERCS算法实现单元的设计,并在系统中设计加入了异步串行接口,完善了整个系统的模块化,可使系统嵌入到现有的各类密码系统与设备中;基于FDELPHI编程环境,完成了计算机应用软件的设计,为使用基于TD-ERCS开发的PRSG硬件产品提供了人机交互界面,也为分析与测试硬件系统产生的CPRS提供了方便;同时依据美国国家标准与技术研究院 (National Institute of Standards andTechnology,NIST)提出的伪随机序列性能指标,对软件与硬件系统产生的CPRS进行了标准测试,软件方法所得序列各项性能指标完全合格,硬件FPGA所得序列仅三项测试未能通过,其原因有待进一步研究。

相 关 资 源

您 可 能 感 兴 趣 的