本课题深入分析了GPS软件接收机基于FFT并行捕获算法并详细阐述了其FPGA的实现。相比于其它的捕获方案，该方案更好地满足了信号处理实时性的要求。 论文的主体部分首先简单分析了扩频通信系统的基本原理，介绍了GPS系统的组成，详细阐述了GPS信号的特点，并根据GPS信号的组成特点介绍了接收机的体系结构。其次，通过对GPS接收机信号捕获方案的深入研究，确定了捕获速度快且实现复杂度不是很高的基于FFT的并行捕获方案，并对该方案提出了几点改进的措施，根据前面的分析，提出了系统的实现方案，利用MATLAB对该系统进行仿真，仿真的结果充分的验证了方案的可行性。接着，对于捕获环节中的核心部分—FFT处理器，设计中没有采用ALTERA提供的IP核，独立设计实现了基于FPGA的FFT处理器，并通过对一组数据在MATLAB中运算得到结果和FPGA输出结果相对比，可以验证该FFT处理器的正确性。再次重点分析了GPS接收机并行捕获部分的FPGA具体实现，通过捕获的FPGA时序仿真波形，证明了该系统已经能成功地捕获到GPS信号。最后，对全文整个研究工作进行总结，并指出以后继续研究的方向。 本课题虽然是对于GPS接收机的研究，但其原理与GALILEO、北斗等导航系统的接收机相近，因此该课题的研究对我国卫星导航事业的发展起到了积极的推动作用。
上传时间： 2013-08-06
上传用户：青春123
软件无线电(SDR，Software Defined Radio)由于具备传统无线电技术无可比拟的优越性，已成为业界公认的现代无线电通信技术的发展方向。理想的软件无线电系统强调体系结构的开放性和可编程性，减少灵活性著的硬件电路，把数字化处理(ADC和DAC)尽可能靠近天线，通过软件的更新改变硬件的配置、结构和功能。目前，直接对射频(RF)进行采样的技术尚未实现普及的产品化，而用数字变频器在中频进行数字化是普遍采用的方法，其主要思想是，数字混频器用离散化的单频本振信号与输入采样信号在乘法器中相乘，再经插值或抽取滤波，其结果是，输入信号频谱搬移到所需频带，数据速率也相应改变，以供后续模块做进一步处理。数字变频器在发射设备和接收设备中分别称为数字上变频器(DUC，Digital Upper Converter)和数字下变频器(DDC，Digital Down Converter)，它们是软件无线电通信设备的关键部什。大规模可编程逻辑器件的应用为现代通信系统的设计带来极大的灵活性。基于FPGA的数字变频器设计是深受广大设计人员欢迎的设计手段。本文的重点研究是数字下变频器(DDC)，然而将它与数字上变频器(DUC)完全割裂后进行研究显然是不妥的，因此，本文对数字上变频器也作适当介绍。 第一章简要阐述了软件无线电及数字下变频的基本概念，介绍了研究背景及所完成的主要研究工作。 第二章介绍了数控振荡器(NCO)，介绍了两种实现方法，即基于查找表和基于CORDIC算法的实现。对CORDIc算法作了重点介绍，给出了传统算法和改进算法，并对基于传统CORDIC算法的NCO的FPGA实现进行了EDA仿真。 第三章介绍了变速率采样技术，重点介绍了软件无线电中广泛采用的级联积分梳状滤波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)补偿法，对前者进行了基于Matlab的理论仿真和FPGA实现的EDA仿真，后者只进行了基于Matlab的理论仿真。 第四章介绍了分布式算法和软件无线电中广泛采用的半带(half-band，HB)滤波器，对基于分布式算法的半带滤波器的FPGA实现进行了EDA仿真，最后简要介绍了FIR的多相结构。 第五章对数字下变频器系统进行了噪声综合分析，给出了一个噪声模型。 第六章介绍了数字下变频器在短波电台中频数字化应用中的一个实例，给出了测试结果，重点介绍了下变频器的：FPGA实现，其对应的VHDL程序收录在本文最后的附录中，希望对从事该领域设计的技术人员具有一定参考价值。
上传时间： 2013-06-30
上传用户：huannan88
单片微型计算机(单片机)是将微处理器CPU、程序存储器、数据存储器、定时/计数器、输入/输出并行接口等集成在一起。由于单片机具有专门为嵌入式系统设计的体系结构与指令系统，所以它最能满足嵌入式系统的应用要求。Intel公司生产的MCS-51系列单片机是我国目前应用最广的单片机之一。 随着可编程逻辑器件设计技术的发展，每个逻辑器件中门电路的数量越来越多，一个逻辑器件就可以完成本来要由很多分立逻辑器件和存储芯片完成的功能。这样做减少了系统的功耗和成本，提高了性能和可靠性。FPGA就是目前最受欢迎的可编程逻辑器件之一。IP核是将一些在数字电路中常用但比较复杂的功能块，设计成可修改参数的模块，让其他用户可以直接调用这些模块，这样就大大减轻了工程师的负担，避免重复劳动。随着FPGA的规模越来越大，设计越来越复杂，使用IP核是一个发展趋势。 本课题结合FPGA与8051单片机的优点，主要针对以下三个方面研究： (1)FPGA开发平台的硬件实现选用Xilinx公司的XC3S500E-PQ208-4-C作为核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作为片内程序存储器，搭建FPGA的硬件开发平台。 (2)用VHDL语言实现8051IP核分析研究8051系列单片机内部各模块结构以及各部分的连接关系，实现了基于FPGA的8051IP核。主要包括如下几个模块：CPU模块、片内数据存储器模块、定时/计数器模块、并行端口模块、串行端口模块、中断处理模块、同步复位模块等。 (3)基于FPGA的8051IP核应用用所设计的8051IP核，实现了对一个4×4键盘的监测扫描、键盘确认、按键识别等应用。
上传时间： 2013-06-21
上传用户：stampede
电气与自动化工程学院为本科生和研究生开设了DSP原理及应用课程、DSP技术及其应用综合实验。根据我们学院所设置专业的特点，选择TI公司C2000系列DSP芯片作为主要学习内容，该课程的实践性很强，即实验是该课程的主要内容。我们针对TI公司C2000系列DSP芯片的工作原理、体系结构、指令系统和应用开发了一套实验平台――TMS320LF2407A实验箱，该实验箱内容丰富，易于扩展，可以做综合性的提高实验。为了方便实验教学，我们编写了实验箱的实验指导书。 该实验指导书共分为五章。第一章是概述，简单介绍TMS320LF2407A芯片的特点，DSP应用软件的开发流程和如何编写源程序和cmd文件。第二章介绍DSP的集成开发环境－CCS，即介绍CCS的安装、配置和使用。第三章介绍DSP的并口仿真器。第四章介绍我们开发的实验平台――TMS320LF2407A实验箱。第五章介绍在TMS320LF2407A的实验箱平台上进行的20个实验。 在电气与自动化工程学院DSP实验室的建设中，得到了美国TI公司大学计划的捐赠；得到合肥工业大学实验装置改造与研制基金和本科评建实验室建设项目的资助；学院领导给予了很大的重视和支持，院实验中心的老师们也做了大量的工作。在此一并表示感谢。 该实验指导书是第3版。第1版是李巧利、吴婷和徐科军针对TMS320LF2407A EVM板编写的，由徐科军审阅。在实验中，张瀚、陈智渊、余向阳、周杨、梅楠楠和曾宪俊等提出了修订意见。第2版是在第1版的基础上，针对张瀚和陈智渊研制的实验箱（由合肥工业大学实验基金资助），由陈智渊和张瀚编写，由徐科军审阅。第3版是在第2版的基础上，针对陈智渊、张瀚和周杨研制的实验箱（由合肥工业大学本科评建项目资助），由陈智渊完成初稿，由黄云志、张瀚、周杨和曾宪俊修订，由徐科军审阅。在实验指导书的编写过程中，参考了一些公司的资料和专家的书籍。由于编者水平有限，书中肯定存在不妥之处，敬请批评指正。
上传时间： 2013-06-26
上传用户：gut1234567
频率特性测试仪(简称扫频仪)是一种测试电路频率特性的仪器，它广泛应用于无线电、电视、雷达及通信等领域，为分析和改善电路的性能提供了便利的手段。而传统的扫频仪由多个模块构成，电路复杂，体积庞大，而且在高频测量中，大量的分立元件易受温度变化和电磁干扰的影响。为此，本文提出了集成化设计的方法，针对可编程逻辑器件的特点，对硬件实现方法进行了探索。 本文对三大关键技术进行了深入研究： 第一，由扫频信号发生器的设计出发，对直接数字频率合成技术(DDS)进行了系统的理论研究，并改进了ROM压缩方法，在提高压缩比的同时，改进了DDS系统的杂散度，并且利用该方法实现了幅度和相位可调制的DDS系统-扫频信号发生器。 第二，为了提高系统时钟的工作频率，对流水线算法进行了深入的研究，并针对累加器的特点，进行了一系列的改进，使系统能在100MHz的频率下正常工作。 第三，从系统频率特性测试的理论出发，研究如何在FPGA中提高多位数学运算的速度，从而提出了一种实现多位BCD码除法运算的方法—高速串行BCD码除法；随后，又将流水线技术应用于该算法，对该方法进行改进，完成了基于流水线技术的BCD码除法运算的设计，并用此方法实现了频率特性的测试。 在研究以上理论方法的基础上，以大规模可编程逻辑器件EP1K100QC208和微处理器89C52为实现载体，提出了基于单片机和FPGA体系结构的集成化设计方案；以VerilogHDL为设计语言，实现了频率特性测试仪主要部分的设计。该频率特性测试仪完成扫频信号的输出和频率特性的测试两大主要任务，而扫频信号源和频率特性测试这两大主要模块可集成在一片可编程逻辑器件中，充分体现了可编程逻辑器件的优势。 本文首先对相关的概念理论进行了介绍，包括DDS原理、流水线技术等，进而提出了系统的总体设计方案，包括设计工具、语言和实现载体的选择，而后，简要介绍了微处理器电路和外围电路，最后，较为详细地阐述了两个主要模块的设计，并给出了实现方式。
上传时间： 2013-06-08
上传用户：xiangwuy
随着国际互联网络的迅猛发展，网络应用的不断丰富，Intenret已经从最初以学术交流为目的而演变为商业行为，网络安全性需求日益增加，高速网络安全保密成为关注的焦点，在安全得到保障的情况下，为了满足网速无限制的追求，高速网络硬件加密设备也必将成为需求热点。另一方面，IPSec协议被广泛的应用于防火墙和安全网关中，但对IPSec协议的处理会大大增加网关的负载，成为千兆网实现的瓶颈。本文便是针对上述现状，研究基于高性能FPGA实现千兆IPSec协议的设计技术。 目前，国外IPSec协议实现已经芯片化，达到几千兆的速率，但是国内产品多以软件实现，速度难以提高。本文采用的基于FPGA的IPSec技术方案，采用硬件实现隧道模式下的IPSec协议，为IP分组及其上层协议数据提供机密性、数据完整性验证以及数据源验证等安全服务。在以VPN为实施方案的基础上，构建了以KDIPSec为设备原型以IPSec协议为出发点的千兆网络系统环境模型，从硬件体系结构到各个模块的划分以及各个模块实现的功能这几个方面描述了KDIPSec实现技术，最后描述了一些关键模块的FPGA设计和和仿真。所有处理模块均在Xilinx公司的FPGA芯片中实现，处理速率超过1Gb/s。
上传时间： 2013-07-03
上传用户：wfl_yy
本文通过对当前国际上现有的数字电视标准和数字电视中间件标准进行比较,根据我国市场的实际情况,选择了欧洲数字电视(DVB)中间件标准DVB-MHP,深入分析了基于MHP的数字电视中间件模型.Java平台是基于MHP中间件模型的核心,本文通过深入分析Java平台的构成和Java虚拟机(JVM)的结构和运行原理,并结合适合嵌入式环境的KVM的原理及体系结构,提出了将KVM以FPGA的硬件方式实现的方案.根据数字电视的实际需要对KVM进行适当剪裁,以适应数字电视的嵌入式环境,并设计了相应的功能模块,最后在设计基础上用VHDL加以实现,对于核心模块做了仿真和验证.此外,本文还综述了EDA技术和FPGA器件的发展概况,并较为详细的介绍利用EDA技术进行设计开发的一般流程,最后在FPGA上实现JVM.
上传时间： 2013-07-02
上传用户：dba1592201
在机器人学的研究领域中，如何有效地提高机器人控制系统的控制性能始终是研究学者十分关注的一个重要内容。在分析了工业机器人的发展历程和机器人控制系统的研究现状后，本论文的主要目标是针对四关节实验室机器人特有的机械结构和数学模型，建立一个新型全数字的基于DSP和FPGA的机器人位置伺服控制系统的软、硬件平台，实现对四关节实验室机器人的精确控制。 本论文从实际情况出发，首先分析了所研究的四关节实验室机器人的本体结构，并对其抽象简化得到了它的运动学数学模型。在明确了实现机器人精确位置伺服控制的控制原理后，我们对机器人控制系统的诸多可行性方案进行了充分论证，并最终决定采用了三级CPU控制的控制体系结构：第一级CPU为上位计算机，它实现对机器人的系统管理、协调控制以及完成机器人实时轨迹规划等控制算法的运算；第二级CPU为高性能的DSP处理器，它辅之以具有高速并行处理能力的FPGA芯片，实现了对机器人多个关节的高速并行驱动；第三级CPU为交流伺服驱动处理器，它实现了机器人关节伺服电机的精确三闭环误差驱动控制，以及电机的故障诊断和自动保护等功能。此外，我们采用比普通UART速度快得多的USB来实现上位计算机．与下位控制器之间的数据通信，这样既保证了两者之间连接方便，又有效的提高了控制系统的通信速度和可靠性。 机器人系统的软件设计包括两个部分：一是采用VC++实现的上位监控软件系统，它主要负责机器人实时轨迹规划等控制算法的运算，同时完成用户与机器人系统之间的信息交互；二是采用C语言实现的下位DSP控制程序，它主要负责接收上位监控系统或者下位控制箱发送的控制信号，实现对机器人的实时驱动，同时还能够实时的向上位监控系统或者下位控制箱反馈机器人的当前状态信息。 研究开发出来的四关节实验室机器人控制器具有控制实时性好、定位精度高、运行稳定可靠的特点，它允许用户通过上位控制计算机实现对机器人的各种设定作业的控制，也可以让用户通过机器人控制箱现场对机器人进行回零、示教等各项操作。
上传时间： 2013-06-11
上传用户：edisonfather
软件无线电是二十世纪九十年代提出的一种实现无线通信的体系结构，被认为是继模拟通信、数字通信之后的第三代无线电通信技术。它的中心思想是：构造一个开放性、标准化、模块化的通用硬件平台，并使宽带模数和数模转换器尽可能靠近天线，从而将各种功能，如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成。 本论文首先介绍了软件无线电的基本原理和三种结构形式，综述了软件无线电的几项关键技术及其最新研究进展。其中调制解调模块是软件无线电系统中的重要部分，集中体现了软件无线电最显著的优点——灵活性。目前这一部分的技术实现手段多种多样。随着近几年来芯片制造工艺的飞速发展，可编程器件FPGA以其高速的处理性能、高容量和灵活的可重构能力，成为实现软件无线电技术的重要手段。 本论文调制解调系统的设计，选择有代表性的16QAM和QPSK两种方式作为研究对象，采用SystemView软件作为系统级开发工具进行集成化设计。在实现系统仿真和FPGA整体规划后，着重分析用VHDL实现其中关键模块以及利用嵌入FPGA的CPU核控制调制解调方式转换的方法。同时，在设计中成功地调用了Xilinx公司的IP核，实现了设计复用。由于FPGA内部逻辑可以根据需要进行重构，因而硬件的调试和升级变得很容易，而内嵌CPU使信号处理过程可以用软件进行控制，充分体现了软件无线电的灵活性。 通过本论文的研究，初步验证了在FPGA内实现数字调制解调过程及控制的技术可行性和应用的灵活性，并对将来的扩展问题进行了研究和讨论，为实现完整的软件无线电系统奠定了基础。
上传时间： 2013-06-10
上传用户：xhz1993
作为一种16/32位的高性能、低成本、低功耗的嵌入式RISC微处理器，ARM微处理器目前已经成为应用最为广泛的嵌入式微处理器。 本书在全面介绍ARM处理器的体系结构、编程模型、指令系统和开发工具的同时，以Samsung公司的一款基于以太网系统的ARM处理器－S3C4510B为核心，详细讲解系统的设计、调试，以及相关的软件设计和嵌入式操作系统的移植、应用程序的开发、设备驱动程序的开发过程。通过阅读本书，可以使具备一定的系统设计能力的读者全面掌握开发基于ARM微处理器系统的多方面知识，从而具备设计开发基于ARM微处理器的特定应用系统的能力。 本书可作为基于ARM的软件编程和硬件系统设计的参考手册，也可作为16/32位微处理器教学用书，以及嵌入式系统应用设计人员的参考用书。
上传时间： 2013-05-27
上传用户：xiaowei314
