快速算法基于FPGA的二值图像连通域标记<b>快速算法</b>实现

基于FPGA的循环冗余校验算法实现

基于FPGA的循环冗余校验算法实现

标签： FPGA 循环冗余校验算法

上传时间： 2013-10-09

上传用户：busterman
基于FPGA的DDC设计及仿真

在软件无线电数字接收机中，从AD前端采集过来的数字信号频率高达72 MHz，如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC，以降低数字信号频率，方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。在很多数字信号处理系统中，数字信号频率是非常高的，而后端数字信号处理器件几乎不能满足系统的实时性要求，此时通过合理的设计DDC就可以解决上述问题。

标签： FPGA DDC 仿真

上传时间： 2014-12-28

上传用户：432234
基于FPGA的传统DDS方法优化设计

基于FPGA的传统DDS方法优化设计

标签： FPGA DDS 优化设计

上传时间： 2014-12-28

上传用户：lmeeworm
基于FPGA的DDS IP核设计方案

以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。

标签： FPGA DDS IP核设计方案

上传时间： 2013-11-06

上传用户：songkun
用VerilogHDL实现基于FPGA的通用分频器的设计

用VerilogHDL实现基于FPGA的通用分频器的设计

标签： VerilogHDL FPGA 分频器

上传时间： 2013-10-28

上传用户：xiaoxiang
基于FPGA的小数分频实现方法

基于FPGA的小数分频实现方法

标签： FPGA 小数分频实现方法

上传时间： 2013-10-11

上传用户：jiangxiansheng
AES中SubBytes算法在FPGA的实现

介绍了AES中,SubBytes算法在FPGA的具体实现.构造SubBytes的S-Box转换表可以直接查找ROM表来实现.通过分析SubBytes算法得到一种可行性硬件逻辑电路,从而实现SubBytes变换的功能.

标签： SubBytes FPGA AES 算法

上传时间： 2013-11-30

上传用户：hzy5825468
基于FPGA的光纤通信系统中帧同步头检测设计

　为实现设备中存在的低速数据光纤通信的同步复接/ 分接,提出一种基于FPGA 的帧同步头信号提取检测方案,其中帧头由7 位巴克码1110010 组成,在数据的接收端首先从复接数据中提取时钟信号,进而检测帧同步信号,为数字分接提供起始信号,以实现数据的同步分接。实验表明,此方案成功地在光纤通信系统的接收端检测到帧同步信号,从而实现了数据的正确分接。

标签： FPGA 光纤通信系统帧同步检测

上传时间： 2013-10-17

上传用户：q123321
基于FPGA 的低成本长距离高速传输系统的设计与实现

为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题，设计并实现了一种基于FPGA 的高速数据传输系统，本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号，稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHDL 语言设计实现，大大降低了系统互联的复杂度和成本，提高了系统集成度和稳定性。

标签： FPGA 高速传输

上传时间： 2013-10-30

上传用户：zhishenglu
基于FPGA的多通道HDLC通信系统设计与实现

为了满足某测控平台的设计要求，设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心，包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明，系统通讯速度为1 Mb/s，并且工作稳定，目前该设计已经成功应用于某样机中。

标签： FPGA HDLC 多通道通信

上传时间： 2013-11-25

上传用户：王成林。