使用加法器树乘法器实现8位乘法运算，VHDL语言予以实现
上传时间： 2013-12-22
上传用户：Breathe0125
主題 : Low power Modified Booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等，許多文獻根據乘法器中架構提出改進的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個位元補上“0”，再由LSB至MSB以每兩個位元為一個Group，而下一個Group的LSB會與上一個Group的MSB重疊(overlap)，Group中的位元。 Booth編碼表進行編碼(Booth Encoding)後再產生部分乘積進而得到最後的結果。 Radix-2 Booth演算法在1961年由O. L. Macsorley教授改良後，提出了radix-4 Booth演算法(modified Booth algorithm)，此演算法的差異為Group所涵括的位元由原先的2個位元變為3個位元。
标签： Multiplier Modified Booth power
上传时间： 2016-09-01
上传用户：stewart·
移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法： 1. 被乘数和乘数的高位补0，扩展成8位。 2. 乘法依次向右移位，并检查其最低位，如果为1，则将被乘数和部分和相加，然后将被乘数向左移位；如果为0，则仅仅将被乘数向左移位。移位时，被乘数的低端和乘数的高端均移入0. 3. 当乘数变成全0后，乘法结束。
上传时间： 2014-01-03
上传用户：星仔
乘法器的vhdl语言描述.本人调试已经通过
上传时间： 2013-12-17
上传用户：skhlm
高效的乘法函数,不用调用系统乘法器,对没有乘法器的系统来说非常有用.
上传时间： 2016-09-21
上传用户：wanqunsheng
GF_2_m_域乘法器的快速设计及FPGA实现，ＲＳ编码及其译码都是在GF_2_m_域中进行的
上传时间： 2016-09-22
上传用户：xsnjzljj
GF_2_m_域乘法器的快速设计及FPGA实现，对于rs编翼码的理解和设计有帮助
上传时间： 2013-12-12
上传用户：日光微澜
基于BOOTH的32位快速乘法器的设计源码
上传时间： 2013-12-12
上传用户：pinksun9
xilinx里的乘法器ip核程序，booth乘法 wallace tree算法 4-2压缩编码 超前进位加法
上传时间： 2016-10-17
上传用户：ve3344
64位乘法器源码verilog,经过验证测试
上传时间： 2016-10-18
上传用户：hwl453472107
