大型设计中FPGA的多时钟设计策略
大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢...
大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢...
采用Altera公司的FPGA芯片,在MAX+plus II软件平台上实现多路HDLC电路...
多款FPGA CPLD开发板的原理图,很好的线路设计参考...
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等...
PROTUES中简单图片显示,请多提意见.谢谢!...
用CPLD实现DSP与PLX9054之间的连接,可以参考...
多路18b20测温显示系统,可同时测量n个第三18b20...
通过VERILOG HDL语言使用CPLD连接PS2键盘....
关于FPGA的设计方面的诸多经验总结,讨论了设计方面应该注意的问题。...
用CPLD实现DSP与PLX9054之间的连接...