C51四相步进电机驱动，可根据延时长短来控制电机速度
上传时间： 2014-01-26
上传用户：wxhwjf
crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC，Cyclic Redundancy Code)是采用多项式的 编码方式，这种方法把要发送的数据看成是一个多项式的系数 ，数据为bn-1bn-2…b1b0 (其中为0或1)，则其对应的多项式为： bn-1Xn-1+bn-2Xn-2+…+b１X+b０ 例如：数据“10010101”可以写为多项式 X７+X４+X２+1。 循环冗余校验CRC 循环冗余校验方法的原理如下： (1) 设要发送的数据对应的多项式为P(x)。 (2) 发送方和接收方约定一个生成多项式G(x)，设该生成多项式 的最高次幂为r。 (3) 在数据块的末尾添加r个0，则其相对应的多项式为M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x)，获得商Q(x)和余式R(x)，则 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x)，采用模2运算，T(x)所对应的数据是在原数 据块的末尾加上余式所对应的数据得到的。 (6) 发送T(x)所对应的数据。 (7) 设接收端接收到的数据对应的多项式为T’(x)，将T’(x)除以G(x) ，若余式为0，则认为没有错误，否则认为有错。
上传时间： 2014-11-28
上传用户：宋桃子
该函数仿真CDMA系统的信道，在输入所需用户序列和其他干扰用户序列后在信号上叠加高斯白噪声，干扰用户多径干扰和所需用户的多径干扰和衰落。并根据输入延时曲线产生信道延时，输出mul_fad_sequence为信道信号输出，max_delay为信道最大延迟，fade_sign为瑞利信道中最大幅度分量的衰落量 mpath_amp为信道多径的幅度因子
上传时间： 2013-12-18
上传用户：woshiayin
该工程的开发环境为Keil uVision2,实现的功能是在16×64的点阵屏上快速打出４个汉字，延时显示一段时间后，再打出后４个汉字．
上传时间： 2015-08-24
上传用户：黄华强
44binit.s ----- 初始化中断、存储器、堆栈等，进行系统初始化，建立C程序运行环境。 memcfg.inc ----- 定义存储器延时、SDRAM配置等参数 option.inc ----- 定义系统时钟频率等 main.c ----- 系统主程序（Main函数等） 44blib.c ----- IO端口初始化、延时和异步串口通讯等基本子程序
上传时间： 2014-01-11
上传用户：hullow
这是用51单片机开发的char字符型LCD的驱动程序，使用了0号定时器和0号中断，注释详细。有函数DispOneChar显示一个字符，LcdReset，LcdWriteCommand，LcdWriteData，WaitForEnable，Delay400Ms定时器延时
上传时间： 2015-09-01
上传用户：gxmm
ADS7846/7843芯片 适合用在4线制触摸屏，它通过标准SPI协议和CPU通信，操作简单，精度高，当触摸屏被按下时（即有触摸事件发生）则ADS7846向CPU发中断请求，CPU接到请求后，应延时一下再响应其请求，目的是为了消除抖动使得采样更准确
上传时间： 2014-01-15
上传用户：gtf1207
编译后在单片机的1脚输出低电平，延时后输出高电平， 接一个电阻，一个LED，接到电源5V上，这样LED就会亮一下， 然后灭，然后亮，
上传时间： 2015-09-04
上传用户：ainimao
由delphi实现的bt下载器示例程序，带全部源码和BT协议 包中文件说明： BTDemo.dpr, BTDemoF.pas, BTDemoF.dfm -- 一个简单的bt下载器，支持多个.torrent文件同时下载 btutils.pas -- 核心bt组件 DCP*.pas -- SHA算法源码（复制自DEC组件包） InetUtils.pas -- 提供Internet下载的函数库 SimpleSocks.pas -- socket组件（TCP） SortLists.pas -- 排序的List组件 ThreadTimer.pas -- 定时器与线程池 DelayLists.pas -- 一个延时5秒再释放Object的队列 FastShareMem.pas, MemPools.pas, ShareGlobals.inc -- 由ThreadTimer内部使用 Bit Torrent Specification.htm -- BT协议文档
上传时间： 2015-09-10
上传用户：lizhen9880
基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真 9.1.10 可编程单脉冲发生器的硬件实现 9.1.11 关于电路设计中常用的几个有关名词
标签： Verilog-HDL 9.1 功能描述
上传时间： 2015-09-16
上传用户：chfanjiang
