串行数字接口SDI是目前使用最广泛的数字视频接口。它是遵循SMPTE-259M和EBtJ-Tech-3267标准制定的，己经被世界上众多数字视频设备生产厂家普遍采纳并作为标准视频接口，主要用在非线性编辑系统、视频服务器、虚拟演播室以及数字切换矩阵和数字光端机等场合。 以往的SDI接口在实现方法上有成本高、灵活性低等缺点，针对这些不足，本文在研究串行数字接口工作原理的基础上，提出了一种基于FPGA的标清串行数字接口(SD-SDI)的设计方案，并使用SOPC Builder构成一个Nios II处理器系统，将SDI接口以IP核形式嵌入到FPGA内部，从而提高系统的集成度，使之具有视频数据处理速度快、实时性强、性价比高的特点。具体研究内容包括： 1.在分析SDI接口的硬件结构和工作原理的基础上，提出了串行数字接口的嵌入式系统设计方法，完成了SDI接口卡的FPGA芯片内部配置以及驱动电路、均衡电路、电源电路等硬件电路设计。 2.采用软逻辑方法实现SDI接口的传输功能，进行了具体的模块化设计与仿真。 3.引入Nios II嵌入式软核处理器对数据进行处理，设计了视频图像数据的采集程序。 该传输系统以Altera公司的Cyclone II EP2C35F672C8为核心芯片，通过发送和接收电路的共同作用，能够完成标清数字视频信号的传输，初步确立了以SDI接口为数据源的视频信号传输系统的整体模式和框架。
上传时间： 2013-07-31
上传用户：zttztt2005
随着计算机技术和通信技术的迅速发展，数字视频在信息社会中发挥着越来越重要的作用，视频传输系统已经被广泛应用于交通管理、工业监控、广播电视、银行、商场等多个领域。同时，FPGA单片规模的不断扩大，在FPGA芯片内部实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现视频压缩和传输已成为一种最佳选择。 本文将视频压缩技术和光纤传输技术相结合，设计了一种基于无损压缩算法的多路数字视频光纤传输系统，系统利用时分复用和无损压缩技术，采用串行数字视频传输的方式，可在一根光纤中同时传输8路以上视频信号。系统在总体设计时，确定了基于FPGA的设计方案，采用ADI公司的AD9280和AD9708芯片实现A/D转换和D/A转换，在FPGA里实现系统的时分复用/解复用、视频数据压缩/解压缩和线路码编解码，利用光收发一体模块实现电光转换和光电转换。视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim仿真环境下对FPGA模块进行了功能仿真和时序仿真，并在Spartan-3E开发板和视频扩展板上完成了系统的硬件调试与验证工作，实验证明，系统工作稳定，图像清晰，实时传输效果好，可用于交通、安防、工业监控等多个领域。 本文将视频压缩和线路码编解码在FPGA里实现，利用FPGA的并行处理优势，大大提高了系统的处理速度，使系统具有集成度高、灵活性强、调试方便、抗干扰能力强、易于升级等特点。
上传时间： 2013-06-27
上传用户：几何公差
数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性，结合SDRAM的高速、大容量、价格优势，在设计高速实时数据采集系统时受到了广泛的关注。 本课题重点研究了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计与实现技术，为需要大容量存储器的系统设计提供了新的思路。在深入研究了DDR2-SDRAM器件的基本构造与工作原理的基础上，结合成熟的商业化IP核，提出了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计方案，并从总体设计构想到各逻辑细节实现都进行了详细描述。根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
上传时间： 2013-06-24
上传用户：wangrong
基于FPGA的智能小车系统就是本地计算机通过接入Internet小车实现对远端工作现场、危险工作地段等特殊环境进行监视和控制的系统。智能小车是智能行走机器人的一种，这种智能小车可以适应不同环境，不受温度、湿度、空间、磁场辐射、重力等条件的影响，可以在人类无法进入或生存的环境中完成人类无法完成的探测任务。适用于国防及民用多个领域。整个系统以遥控小车装置为基础，通过配置在上面的摄像头实现图像的采集及对行车道的检测，通过配置的红外测温仪探测环境和目标的温度，具有一定的智能性。其明显的优点是可以通过网络远程控制小车运行及采集现场的温度、图像等相关信息，完成人类在特定条件下无法完成的工作。对人类的科学研究、探索未知领域、远程监控等有着重要的意义。 论文在深入研究SOPC和嵌入式操作系统的基础上，提出了基于FPGA的智能小车远程监控方案。采用FPGA来实现，可以充分利用现有的IP核，功能扩展容易，设计开发成本低，上市时间快，修改方便，甚至可以远程重构系统。与单片机相比，集成度高，可靠性好，调试和维护方便。 论文主要内容包括以下几个部分：在对智能小车功能分析的基础上，设计了硬件系统，并在FPGA上构建了基于Nios Ⅱ的嵌入式系统，配置了SPI、串行口和以太网接口模块和驱动程序，以及各种存储器。移植了μClinux操作系统，配置嵌入式Web服务器，编写CGI程序，设计了动态网页；并对行车道检测系统进行了研究，在DSP Builder中构建了该模块，并在Matlab中进行了仿真。在研究数码相机模块和红外测温模块的基础上，编写了图像采集和温度测量程序以及小车运动控制程序，并对系统进行了调试，初步达到通过Internet实现远程监控的目的。
上传时间： 2013-05-24
上传用户：1047385479
在工业控制领域，多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展，国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层的最大障碍是以太网的非实时性，而实现现场设备间的高精度时钟同步是保证以太网高实时性的前提和基础。 IEEE 1588定义了一个能够在测量和控制系统中实现高精度时钟同步的协议——精确时间协议(Precision Time Protocol)。PTP协议集成了网络通讯、局部计算和分布式对象等多项技术，适用于所有通过支持多播的局域网进行通讯的分布式系统，特别适合于以太网，但不局限于以太网。PTP协议能够使异质系统中各类不同精确度、分辨率和稳定性的时钟同步起来，占用最少的网络和局部计算资源，在最好情况下能达到系统级的亚微级的同步精度。 基于PC机软件的时钟同步方法，如NTP协议，由于其实现机理的限制，其同步精度最好只能达到毫秒级；基于嵌入式软件的时钟同步方法，将时钟同步模块放在操作系统的驱动层，其同步精度能够达到微秒级。现场设备间微秒级的同步精度虽然已经能满足大多数工业控制系统对设备时钟同步的要求，但是对于运动控制等需求高精度定时的系统来说，这仍然不够。基于嵌入式软件的时钟同步方法受限于操作系统中断响应延迟时间不一致、晶振频率漂移等因素，很难达到亚微秒级的同步精度。 本文设计并实现了一种基于FPGA的时钟同步方法，以IEEE 1588作为时钟同步协议，以Ethernet作为底层通讯网络，以嵌入式软件形式实现TCP/IP通讯，以数字电路形式实现时钟同步模块。这种方法充分利用了FPGA的特点，通过准确捕获报文时间戳和动态补偿晶振频率漂移等手段，相对于嵌入式软件时钟同步方法实现了更高精度的时钟同步，并通过实验验证了在以集线器互连的10Mbps以太网上能够达到亚微秒级的同步精度。
上传时间： 2013-08-04
上传用户：hn891122
随着移动终端、多媒体、通信、图像扫描技术的发展，图像应用日益广泛，压缩编码技术对图像处理中大量数据的存储和传输至关重要。同时， FPGA单片规模的不断扩大，在FPGA芯片内实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现图像压缩已成为一种必然趋势。JPEG静态图像压缩标准应用非常广泛，是图像压缩中主要的标准之一。研究JPEG图像压缩在FPGA上的实现，具有广阔的应用背景。 论文从实际工程应用出发，通过设计图像压缩的IP核，完成JPEG压缩算法在FPGA上的实现。首先阐述JPEG基本模式的压缩编码的标准，然后在设计规划过程中，采用SOC的设计思想，给出整个系统的内部结构、层次划分，对各个模块的HDL实现进行详细的描述，最后完成整体验证。方案采用了IP核复用的设计技术，基于Xilinx公司本身的IP核，进行了再次开发。在研究JPEG标准的核心算法DCT的基础上，加以改进，设计了适合器件结构的基于DA算法的DCT变换的IP核。通过结构和算法的优化，提高了速度，减少占用过多的片内资源。 设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合，最后通过Modelsim仿真验证。分辨率为352×288大小的源图像，在不同的压缩等级设置下，均测试通过。仿真验证的结果表明：基于FPGA的JPEG压缩编码占用较少的硬件资源，可在较高的工作频率下运行，设计在速度和资源利用率方面达到了较优的状态，能够满足一般图像压缩的要求。 整个设计可以作为单独的JPEG编码芯片也可以作为IP核添加到其他系统中去，具有一定的使用价值。
上传时间： 2013-04-24
上传用户：nairui21
本文的主要研究内容是利用FPGA平台实现以太网络接口。 首先，对论文的大致内容和组织结构做了简要介绍，并且比较分析了目前比较流行的网络接口实现的三种方法，并以此为基础提出了本文中重点介绍的基于FPGA 的网络接口实现方法。 其次，介绍采用以FPGA 做为主控芯片控制8019AS 网络控制芯片来实现从网络上接收数据帧的功能。FPGA 需要在上电时完成对于8019AS的初始化设置。在接收和发送数据报文时，对相应的寄存器进行控制和操作以完成网络数据帧的接收。对FPGA 与8019AS 之间的接口实现进行了详细的描述。 最后，介绍了在FPGA 内部对于接收到的网络数据帧进行TCP/IP协议分析的具体过程和实现方法。分别详细介绍了接收模块、发送模块以及其中子模块具体功能和实现方法。说明了模块之间相互触发的具体关系。现有的网络接口一般是采用MCU 或者ARM 等专用控制芯片来实现的，而此次课题以FPGA 作为主控芯片来实现网络接口以及部分TCP/IP 协议分析是一个创意。而且由于FPGA 多管脚可以灵活配置，也使得系统的可扩展性有了很大的提高。
上传时间： 2013-06-09
上传用户：huazi
当前，在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的，因为在高于1Gbps的速度下，并行I/O方案已经达到了物理极限，不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点，包括：更少的器件引脚、更低的电路板空间要求、减少印刷电路板（PCB）层数、PCB布局布线更容易、接头更小、EMI更少，而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中，包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准，如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议，它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术，每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用，如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在，高速串行背板速率普遍从622Mbps到3.125Gbps，甚至超过10Gbps。AdvancedTCA（先进电信计算架构）正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会（PICMG）开发，其主要目的是定义一种开放的通信和计算架构，使它们能被方便而迅速地集成，满足高性能系统业务的要求。ATCA作为标准串行总线结构，支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性，满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器，提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器，为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口，该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析，详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析， 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具，可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。
上传时间： 2013-05-29
上传用户：frank1234
随着国际互联网络的迅猛发展，网络应用的不断丰富，Intenret已经从最初以学术交流为目的而演变为商业行为，网络安全性需求日益增加，高速网络安全保密成为关注的焦点，在安全得到保障的情况下，为了满足网速无限制的追求，高速网络硬件加密设备也必将成为需求热点。另一方面，IPSec协议被广泛的应用于防火墙和安全网关中，但对IPSec协议的处理会大大增加网关的负载，成为千兆网实现的瓶颈。本文便是针对上述现状，研究基于高性能FPGA实现千兆IPSec协议的设计技术。 目前，国外IPSec协议实现已经芯片化，达到几千兆的速率，但是国内产品多以软件实现，速度难以提高。本文采用的基于FPGA的IPSec技术方案，采用硬件实现隧道模式下的IPSec协议，为IP分组及其上层协议数据提供机密性、数据完整性验证以及数据源验证等安全服务。在以VPN为实施方案的基础上，构建了以KDIPSec为设备原型以IPSec协议为出发点的千兆网络系统环境模型，从硬件体系结构到各个模块的划分以及各个模块实现的功能这几个方面描述了KDIPSec实现技术，最后描述了一些关键模块的FPGA设计和和仿真。所有处理模块均在Xilinx公司的FPGA芯片中实现，处理速率超过1Gb/s。
上传时间： 2013-07-03
上传用户：wfl_yy
本文探索了自主系统CPU设计方法和经验，同时对80C51产品进行了必要的改进。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片，在相关EDA软件平台的支持下进行基于FPGA的8051芯片的设计。在已公开的8051源代码的基础上，对其中的程序存储器、指令存储器做了较大幅度的修改，增加了定时器、串行收发器的软件编写，VerilogHDL语句共6000余行(见附录光盘)。在设计中笔者特别的注意了源代码中组合逻辑循环的去除，时序设计中合理确定建立时间和保持时间，保证了工作频率的提高(工作频率由12MHz提高到约30MHz)，串行收发器的下载实验验证了该模块频率的提高。对设计高频CPU提供了有益的借鉴。本文利用Modelsim进行了功能仿真和后仿真，利用Synplify进行了综合，仿真和综合结果达到了设计的预期要求，并为下载和组成系统作了准备工作(设计了外围电路的PCB板图)。
上传时间： 2013-06-28
上传用户：梧桐
