随着计算机和微电子技术的飞速发展，基于数字信号处理的示波器、信号发生器、逻辑分析仪和频谱分析仪等测量仪器已经应用到各个领域并且发挥着重要作用，但这些仪器昂贵的价格阻碍了它们的普遍使用。 本文针对电子测量仪器技术发展和普及的情况，结合用FPGA实现数字信号处理的优势，研究一种基于FPGA的辅助性独立电予测量仪器的软件系统。这种仪器可以作为数模混合电路测试和验证的工具，用来观察模拟信号波形、数字信号时序波形、模拟信号的幅度频谱，也可以用来产生DDS信号。在硬件选择上，使用具有Altera公司CycloneⅡ器件的平台来实现单片DSP系统，这种芯片成本低廉、工作速度快、技术兼容性好；在软件设计上，采用基于FPGA的可编程数字逻辑设计方法，这种方法具有开发难度小、功能扩展简单等优点。设计中采用的关键技术包括：基于FPGA和IP Core的Verilog HDL设计、数据采集、数据存储、数据处理以及数据波形的实时显示。对这些技术的研究探讨不仅有理论研究价值，在科学实验和产品设计中同样具有重要的实用价值。系统的设计以低资源、高性能为目标，设计中采用了科学的模块划分、设计与集成的方法，在保持原四种信号处理功能不变的前提下，尽量多的节约各种FPGA资源，为实现低成本的辅助电子测量仪器提供了可能。
上传时间： 2013-06-05
上传用户：love_stanford
随着网络技术的飞速发展，办公楼宇或住宅小区的用电管理也正逐步走向智能化、网络化。论文针对传统的电表系统具有抗干扰能力差、计量不精确、人工抄表费时费力、功能单一等缺点，提出了一套基于以太网传输的三相电量采集系统。该系统采用电能计量芯片CS5460A负责采集电量，AT89S53单片机作为数据处理的核心部件，通过SPI总线传送电流、电压、有功、无功等实时测量值，并用以太网控制器ENC28J60，实现以太网通信，配合上位机显示，对电能进行集中管理。 本系统采用电子计量芯片代替传统的机械脉冲式电能表，并结合用电特性，使得电能计量精度大大提高，电量统计也更加精确。电能表输出的脉冲信号经过网络模块的统计换算之后，通过以太网传输给管理计算机，使得传输距离大大增加。用电量信息经过统计计算存入数据库，可以生成一个用户用电报表并可打印出来，这样可有效的把电能计量、收费管理、用电过程管理等功能集于一体。采用以太网总线控制，不仅减少了布线的成本和难度，且利于数据在局域网内的共享。 本文首先对当前电子式电能表的发展情况、技术特点作了一个简单的概述。其次阐述了系统的硬件电路设计及系统软件设计，并对以太网通信的重要依据-TCP/IP协议作了全面的分析，介绍了TCP/IP协议的四个协议层：链路层、网络层、传输层和应用层及其具体实现方法，精简了TCP/IP协议。最后简单介绍了上位机上的管理软件设计。
上传时间： 2013-06-09
上传用户：youth25
图像的采集和传输是实时监控、远程控制、智能小区等诸多领域的关键技术。基于传统：PC的图像采集已成为现实。随着信息技术的迅速发展，嵌入式系统的研究开发成为了后PC时代的一个热点，它被广泛应用于工业现场、信息家电等各行各业。同时，图像的远程采集传输也朝着专业化、多样化和低成本的方向发展。利用嵌入式技术来实现图像的远程采集传输正顺应了时代发展，有较大的实用价值。 本文主要研究了基于嵌入式的远程图像采集传输系统。嵌入式终端采用$3C2410为核心的目标板为硬件平台，采用嵌入式Linux为系统平台。系统通过连接在嵌入式终端的USB摄像头完成静态图像数据采集，并进行图像压缩处理。在图像传输方面，论文设计了两种模式：一种是通过Intemet传输的、基于B/S模式的传输方式。在该模式下，远端客户机通过浏览器访问架设在终端里的嵌入式服务器而获得图像信息。另一种是基于GPRS网络实现远程无线图像传输。终端将采集到的图像数据通过GPRS网络发送到拥有固定Ip的监控服务器上来完成图像远程传输。 本文首先介绍了图像采集传输和嵌入式方面的相关内容，并介绍了本论文所采用的开发平台。为了顺利开发接着构建了开发环境，这里包括U-boot的移植、Linux系统的内核编译和移植、设备驱动模块的加载以及交叉编译环境的建立。在此基础上，利用Vide04Linux的接口函数，用C语言实现了图像原始数据的采集程序，并利用JPEG算法了实现图像压缩。在基于B/S模式的传输方式中，首先利用Boa架设了嵌入式服务器，然后用C语言完成CGI脚本，该脚本将图像嵌入网页并实时更新以实现网页的动态输出。在基于GPRS实现远程无线图像传输方式中，论文详细分析了系统通讯数据流的特征，提出了采用辨识特征字符、数据打包等策略以实现GPRS的网络连接和数据通讯，并且在此基础上用C语言编程实现。同时，在PC(Linux)上用Socket编程实现了监控服务器软件，该软件用以接收图像数据和控制嵌入式终端的系统状态。最后，论文分析比较了两种传输方式的区别和优缺点。试验证明，采用两种方式都能成功实现图像的远程采集传输，并且试验效果较好。
上传时间： 2013-05-17
上传用户：squershop
高速发展的DSP技术为语音信号处理领域提供了良好的发展平台，使得实时实现各种复杂的算法称为可能。G．729语音编码是国际电信联盟(ITU-T)于1996年获准通过的采用共轭结构代数码激励线性预测技术的具有8 kbit/s码速率的语音算法建议，广泛应用于数字移动通信、IP电话和数字卫星通信中。本文研究了G．729语音编码原理和在TMS320C5416定点DSP芯片上实时实现该编码器过程中的软、硬件设计。主要涉及有以下几方面内容： 1．介绍语音编码技术和DSP技术的发展概况。 2．研究了基于CELP结构的G．729编码的算法原理。 3．根据G．729声码器实时实现的需要，介绍硬件平台的组成，研究了系统软件的设计和基于算法和实时需要的软件优化。 4．利用DSP代码调试工具对系统性能进行分析，得出测试结果。
上传时间： 2013-07-11
上传用户：woshiayin
图像是人类智能活动重要的信息来源之一，是人类相互交流和认识世界的主要媒体。随着信息高速公路、数字地球概念的提出，人们对图像处理技术的需求与日剧增，同时VLSI技术的发展给图像处理技术的应用提供了广阔的平台。图像处理技术是图像识别和分析的基础，所以图像处理技术对整个图像工程来说就非常重要，对图像处理技术的实现的研究也就具有重要的理论意义与实用价值，包括对传统算法的改进和硬件实现的研究。仿生算法的兴起为图像处理问题的解决提供了一条十分有效的新途径；FPGA技术的发展为图像处理的硬件实现提供了有效的平台。 @@ 本文在详细介绍邻域图像处理算法及其数据结构、遗传算法和蚁群算法基本原理的基础上，将其应用于图像增强和图像分割的图像处理问题之中，并将其用FPGA技术实现。论文中采用遗传算法自适应的确定非线性变换函数的参数对图像进行增强，在采用FPGA来实现的过程中先对系统进行模块划分，主要分为初始化模块、选择模块、适应度模块、控制模块等，然后利用VHDL语言描述各个功能模块，为了提高设计效率，利用IP核进行存储器设计，利用DSP Builder进行数学运算处理。时序控制是整个系统设计的核心，为尽量避免毛刺现象，各模块的时序控制都是采用单进程的Moore状态机实现的。在图像分割环节中，图像分割问题转换为求图像的最大熵问题，采用蚁群算法对改进的最大熵确定的适应度函数进行优化，并对基于FPGA和蚁群算法实现图像分割的各个模块设计进行了详细介绍。 @@ 对实验结果进行分析表明遗传算法和蚁群算法在数字图像处理中的使用明显改善了处理的效果，在利用FPGA实现遗传算法和蚁群算法的整个设计过程中由于充分发挥了FPGA的并行计算能力及流水线技术的应用，大大提高算法的运行速度。 @@关键词：图像处理；遗传算法；蚁群算法；FPGA
上传时间： 2013-06-03
上传用户：小火车啦啦啦
随着中国二代导航系统的建设，卫星导航的应用将普及到各个行业，具有自主知识产权的卫星导航接收机的研究与设计是该领域的一个研究热点。在接收机的设计中，对于成熟技术将利用ASIC芯片进行批量生产，该芯片是专用芯片，一旦制造成型不能改变。但是对于正在研究的接收机技术，特别是在需要利用接收机平台进行提高接收机性能研究时，利用FPGA通用可编程门阵列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，进行批量生产。本课题就是基于FPGA研究GPS并行捕获技术的硬件电路，着重进行了其中一个捕获通道的设计和实现。 GPS信号捕获时间是影响GPS接收机性能的一个关键因素，尤其是在高动态和实时性要求高的应用中或者对弱GPS信号的捕获方面。因此，本文在滑动相关法基础上引出了基于FFT的并行快速捕获方法，采用自顶向下的方法对系统进行总体功能划分和结构设计，并采用自底向上的方法对系统进行功能实现和验证。 本课题以Xilinx公司的Spartan3E开发板为硬件开发平台，以ISE9.2i为软件开发平台，采用Verilog HDL编程实现该系统。并利用Nemerix公司的GPS射频芯片NJ1006A设计制作了GPS中频信号产生平台。该平台可实时地输出采样频率为16.367MHz的GPS数字中频信号。 本课题主要是基于采样率变换和FFT实现对GPS C/A码的捕获。该算法利用平均采样的方法，将信号的采样率降低到1.024 MHz，在低采样率下利用成熟的1024点FFT IP核对C/A码进行粗捕，给出GPS信号的码相位(精度大约为1/4码片)和载波的多普勒频率，符合GPS后续跟踪的要求。 同时，由于FFT算法是以资源换取时间的方法来提高GPS捕获速度的，所以在设计时，合理地采用FPGA设计思想与技巧优化系统。基于实用性的要求，详细的给出了基于FFT的GPS并行捕获各个模块的实现原理、实现结构以及仿真结果。并达到降低系统硬件资源，能够快速、高效地实现对GPS C/A码捕获的要求。 本研究是导航研究所承担的国家863课题“利用多径信号提高GNSS接收机性能的新技术研究”中关于接收机信号捕获算法的一部分，对接收机的设计具有一定的参考价值。
上传时间： 2013-07-22
上传用户：user08x
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
现代的计算机追求的是更快的速度、更高的数据完整性和灵活性。无论从物理性能，还是从电气性能来看，现今的并行总线都已出现了某些局限，无法提供更高的数据传输率。而SATA以其传输速率快、支持热插拔、可靠的数据传输等特点，得到各行业越来越多的支持。 目前市场上的SATA IP CORE都是面向IC设计的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上实现SATAⅡ协议，对SATA技术的推广、国内逻辑IP核的发展都有一定的意义。 本文将SATAⅡ协议的FPGA实现划分成物理层、链路层、传输层和应用层四个模块。提出了物理层串行收/发器设计以及物理链路初始化方案。分析了链路层模块结构，给出了作为SATAⅡ链路层核心的状态机的设计。为满足SATAⅡ协议3．0Gbps的速率，采用扩大数据处理位宽的方法，设计完成了链路层的16b/20b编码模块，同时为提高数据传输可靠性和信号的稳定性，分别实现了链路层CRC校验模块和并行扰码模块。在描述协议传输层的模块结构的基础上，给出了作为传输层核心的状态机的设计，并以DMA DATA OUT命令的操作为例介绍了FIS在传输层中的处理过程。完成了命令层协议状态机的设计，并实现了SATAⅡ新增功能NCQ技术，从而使得数据传输更加有效。最后为使本设计应用更加广泛，设计了基于AHB总线的用户接口。 本设计采用Verilog HDL语言对需要实现的电路进行描述，并使用Modelsim软件仿真。仿真结果表明，本文设计的逻辑电路可靠稳定，与SATAⅡ协议定义功能一致。
上传时间： 2013-06-16
上传用户：cccole0605
软件无线电（Software Defined Radio）是无线通信系统收发信机的发展方向，它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上，而不必过多关注电路实现。在进行数字处理时，常用的方案包括现场可编程门阵列（FPGA）、数字信号处理器（DSP）和专用集成电路（ASIC）。FPGA以其相对较低的功耗和相对较低廉的成本，成为许多通信系统的首先方案。正是在这样的前提下，本课题结合软件无线电技术，研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先，从理论上对发射机和接收机结构进行研究，找到收发信机设计中关键问题。其次，在理论上有深刻认识的基础上，以FPGA为手段，将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题，它也是本文的研究重点。本文在研究了已有各种同步方法的基础上，设计了一种新的同步方法和相应的接收机结构，并以硬件电路将其实现。最后，针对所设计的硬件系统，本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的，基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台，接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8．0环境下，通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后，可下载至硬件平台进行调试，通过Quartus Ⅱ 8．0中集成的SignalTap逻辑分析仪，可以实时观察电路中各点信号的变化情况，并结合示波器和频谱仪，得到硬件测试结果。 @@关键词：SDR；数字收发机；FPGA；载波同步；符号同步
上传时间： 2013-04-24
上传用户：diaorunze
随着计算机及其外围设备的发展，传统的并行接口和串行接口在灵活性和接口扩展等方面存在的缺陷愈来愈不可回避，并逐渐成为计算机通信的瓶颈。在这种情况下，通用串行总线(Universal Serial Bus，USB)诞生了。USB由于具有传输速率高、价格便宜、使用方便、灵活性高、支持热插拔、接口标准化和易于扩展等优点，目前已经成为计算机外设接口的主流技术，在计算机外围设备和消费类电子领域正获得越来越多的应用。 @@ 本文基于USB2．0协议规范，设计了一款支持高速和全速传输的USB2．0设备控制器IP核。文中着重介绍了这款设备控制器IP核的设计和FPGA验证工作，详细研究并分析了USB2．0规范，根据规范提出了一种USB2．0设备控制器整体构架方案，描述了各个功能子模块硬件电路的功能及实现。从可重用的角度出发，对设备控制器模块进行优化设计，增加多个灵活的配置选项，根据不同的应用对硬件进行配置，使其在满足要求的情况下去除冗余电路，以减少占用面积和功耗，从而使其灵活地应用于各种USB系统。本文还研究了IP核的验证方法，并对所设计的USB2．0设备控制器建立了功能完备的ModelSim仿真验证环境，搭建了FPGA硬件验证平台，设计了具有AHB接口的设备控制器和带有8051的设备控制器，并分别在FPGA平台上进行了功能验证。 @@ 本文所设计的USB2．0设备控制器IP核可配置性高，使用者可以自由配置所需端点的个数以及每个端点类型等，可以集成于多种USB系统中，适于各类USB设备的开发。本课题所取得的成果为USB2．0设备类的研究和开发积累了经验，并为后来实验室某项目测试芯片的USB数据采集提供了参考方案，也为未来USB3．0接口IP核的开发和应用奠定了基础。 @@关键词USB2．0控制器；IP核；FPGA；验证
上传时间： 2013-06-30
上传用户：nanfeicui
