随着多媒体技术的发展，数字图像处理已经成为众多应用系统的核心和基础。它的发展主要依赖于两个性质不同、自成体系但又紧密相关的研究领域：图像处理算法及其相应的电路实现。图像处理系统的硬件实现—般有三种方式：专用的图像处理器件集成芯片(Application Specific Integrated Circuit)、数字信号处理器(Digital Signal Process)和现场可编程门阵列(Field Programmable Gate Array)以及相关电路组成。它们可以实时高速完成各种图像处理算法。图像处理中，低层的图像预处理的数据量很大，要求处理速度快，但运算结果相对比较简单。相对于其他两种方式，基于FPGA的图像处理方式的系统更适合于图像的预处理。本文设计了—种基于FPGA的小波域图像去噪系统。首先，阐述了基于小波变换的图像去噪算法原理，重点讨论了小波邻域阈值(NeighShrink)去噪算法，并给出了该算法相应的Matlab 仿真；然后，为了改进邻域阈值去噪算法中对每个分解子带都采用相同邻域和阈值的缺点，本文提出了基于最小二乘支持向量机(LS-SVM)分类的邻域阈值去噪算法和以斯坦无偏估计 (SURE)为准则同时结合小波系数尺度间关系的邻域阈值去噪算法。经Matlab实验表明，相比于其他几种经典算法，本文提出的两种改进算法在滤除噪声的同时能更好地保护图像细节，并在较高噪声情况下能获得更高的峰值信噪比。在此基础上本文将提出的改进小波邻域阈值去噪算法进行了相应的简化，以满足低噪声处理要求且易于在FPGA上实现；最后，给出了基于 FPGA的小波邻域阈值去噪系统的总体结构和FPGA内部各功能模块的具体实现方案，包括二维离散小波变换模块、二维离散小波逆变换模块、SDRAM存储器控制模块、去噪计算模块和系统核心控制模块，并对各个系统模块和整体进行了仿真验证，结果表明本文设计的基于FPGA 的小波邻域阈值去噪系统能满足实际的图像处理要求，具有一定的理论和实际应用价值。关键词：图像处理系统，FPGA，图像去噪算法，小波变换
上传时间： 2013-05-16
上传用户：450976175
短波通信由于其固有的优点，在无线通信特别是军事通信中有着很重要的应用，国内外对短波电台以及高速调制解调器的研究也是相当多，然而有些硬件结构相似的电台信号特征差异却很大，这极大地限制了不同电台间的互通互连。而软件无线电用软件代替部分硬件，可以通过不同软件模块来实现不同的功能，因此利用软件无线电，可以在相同的硬件平台上，实现多种短波数字化业务，而本文重点研究的就是基于软件无线电的短波串行体制。 首先对短波串行体制标准进行了详细地研究，并对发射端实现方法进行了具体的说明。其次阐述了中频数字接收机相关基本理论，在研究信号采样理论、多速率数字信号处理理论、滤波器设计理论、FPGA硬件数字算法等基础上，并结合实际应用要求，提出了适合于FPGA实现的数字化中频处理系统方案，对系统进行了仿真，验证了系统方案的可行性，然后通过Verilog编程完成了数字下变频的FPGA实现，效果较好。最后对接收端的基带处理方法进行了一些探索。
上传时间： 2013-07-19
上传用户：czh415
介绍一种脉冲涡流无损检测系统所使用的多波形专用PWM 信号发生器的设计。该信号发生器以单片机为核心控制单元，通过对外围芯片的控制来实现对输出波形的频率、电压幅值、占空比的连续调节，并能对运行信
上传时间： 2013-04-24
上传用户：luominghua
当前数字电视方兴未艾,但是数字电视的普及需要很长的一个过程.在这个过程中我们既要利用现有的模拟电视系统,同时又要逐步的提高模拟电视的收视质量.目前市场上出现一种基于数字处理方法提高传统模拟电视信号接收质量的... 被引用次数: 5
上传时间： 2013-07-20
上传用户：lanhuaying
数字信号处理是信息科学中近几十年来发展最为迅速的学科之一.目前,数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域.而数字信号处理算法的硬件实现一般来讲有三种方式:用于通用目的的可编程DSP芯片;用于特定目的的固定功能DSP芯片组和ASIC;可以由用户编程的FPGA芯片.随着微电子技术的发展,采用现场可编程门阵列FPGA进行数字信号处理得到了飞速发展,FPGA正在越来越多地代替ASIC和PDSP用作前端数字信号处理的运算.该文主要探讨了基于FPGA数字信号处理的实现.首先详细阐述了数字信号处理的理论基础,重点讨论了离散傅立叶变换算法原理,由于快速傅立叶变换算法在实际中得到了广泛的应用,该文给出了基-2FFT算法原理、讨论了按时间抽取FFT算法的特点.该论文对硬件描述语言的描述方法和风格做了一定的探讨,介绍了硬件描述语言的开发环境MAXPLUSII.在此基础上,该论文详细阐述了数字集成系统的高层次设计方法,讨论了数字系统设计层次的划分和数字系统的自顶向下的设计方法,探讨了数字集成系统的系统级设计和寄存器传输级设计,描述了数字集成系统的高层次综合方法.最后该文描述了数字信号处理系统结构的实现方法,指出常见的高速、实时信号处理系统的四种结构;由于FFT算法在数字信号处理中占有重要的地位,所以该文提出了用FPGA实现FFT的一种设计思想,给出了总体实现框图;重点设计实现了FFT算法中的蝶形处理单元,采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器,从而提高了蝶形处理器的运算速度,降低了运算复杂度.
上传时间： 2013-05-23
上传用户：Divine
在惯性导航系统中，捷联式惯性导航系统以其体积小、成本低和可靠性高等优点正逐步取代平台式惯性导航系统，成为惯性导航系统的发展趋势。 为了适应捷联惯性导航系统小型化、低成本和高性能的发展方向，本文设计了DSP与FPGA相结合的系统方案：系统采用MEMS器件和高性能A/D转换器构成惯性信号检测单元，FPGA进行I/O控制，DSP完成导航计算。方案综合考虑了系统成本、计算速度、精度、体积等各方面的因素，并通过GPS、磁航向计等信息融合进一步提高导航精度。 数据采集是捷联惯导系统设计的关键，本文数据采集由信号调理、A/D转换和。FPGA等几部分组成。其中，FPGA是整个数据采集部分的核心，其主要功能包括：实现了ADC控制逻辑和时序生成；配置了FIFO寄存器，缓冲了ADC与DSP之间的转换数据；扩展了UART串口，以实现系统的外部信息接口。在完成电路设计的基础上，对各功能模块进行了全面的半实物仿真，验证了系统方案及各主要功能模块的可行性。 论文简述了惯性导航系统的应用背景及发展状况，介绍了捷联惯导系统的基本原理，设计了基于DSP/FPGA的捷联惯导系统方案，实现了系统各部分硬件电路以及FPGA功能模块，并通过搭建硬件验证平台和利用第三方仿真软件，对传感器的性能以及FPGA各功能模块进行了较全面的验证和仿真。结果表明：基于DSP/FPGA的捷联惯导系统能够满足应用的要求，并在小型化、低成本和高性能等方面有一定的优势。
上传时间： 2013-04-24
上传用户：1966640071
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。
上传时间： 2013-06-07
上传用户：gps6888
PCI（Peripheral Component Interconnect）局部总线是微型计算机中处理器、存储器与外围控制部件、扩展卡之间的互连接口，由于其速度快、可靠性高、成本低、兼容性好等特点，在各种计算机总线标准占有重要地位，基于PCI标准的接口设计已经成为相关项目开发中的一个重要的选择。 目前，现场可编程门阵列FPGA（Field Programmable Gates）得到了广泛应用。由于其具有规模大，开发过程投资小，可反复编程，且支持软硬件协同设计等特点，因此已逐步成为复杂数字硬件电路设计的首选。 PCI接口的开发有多种方法，主要有两种：一是使用专用接口芯片，二是使用可编程逻辑器件，如FPGA。本论文基于成本和实际需要的考虑，采用第二种方法进行设计。 本论文采用自上而下（Top-To-Down）和模块化的设计方法，使用FPGA和硬件描述语言（VHDL和Verilog HDL）设计了一个PCI接口核，并通过自行设计的试验板对其进行验证。为使设计准确可靠，在具体模块的设计中广泛采用流水线技术和状态机的方法。 论文最终设计完成了一个33M32位的PCI主从接口，并把它作为以NIOSⅡ为核心的SOPC片内外设，与通用计算机成功进行了通讯。 论文对PCI接口进行了功能仿真，仿真结果和PCI协议的要求一致，表明本论文设计正确。把设计下载进FPGA芯片EP2C8Q208C7之后，论文给出了使用SIGNALTAPⅡ观察到的信号实际波形，波形显示PCI接口能够满足本设计中系统的需要。本文最后还给出试验板的具体设计步骤及驱动程序的安装。
上传时间： 2013-07-28
上传用户：372825274
图像处理技术应用越来越广泛，特别是工业检测领域。然而，图像处理技术应用的基础是图像的获取，为了更加灵活地设计各种应用产品，本课题研究基于FPGA的面阵 CCD驱动传输电路设计，利用该电路能够获取高质量、高分辨率的图像，为后续的图像处理技术应用打下基础。本文首先介绍了研究意义、CCD图像传感器的发展以及FPGA的产生与发展，接着提出了面阵CCD成像系统总体设计方案，然后针对关键电路的设计进行详尽的分析和说明，这些电路包括时序发生电路、存储器控制电路、USB接口电路以及电源调理电路。其中时序发生电路主要用于产生CCD正常工作所需的各种时序信号以及A/D变换芯片AD9824 所需的工作时序，这些时序都是由FPGA产生的，文中给出了FPGA逻辑设计的基本过程以及仿真波形。本系统采用SDRAM缓存图像信号，为了完成SDRAM的写入、读出以及定时刷新，利用FPGA生成存储器控制电路。系统采用USB接口与计算机通信，因此FPGA 中设计了相应逻辑电路与CY7C68013A USB接口芯片实现信号握手及数据通信，进而与 PC机通信。为了保证各个芯片正常工作，设计电源调理电路实现将输入5V电源转换成多种电压向各个芯片供电。经过初步调试，并根据仿真结果判断驱动传输电路基本达到设计要求。关键词：FPGA，CCD，A/D变换，SDRAM，USB，驱动时序
上传时间： 2013-04-24
上传用户：prczsf
· 摘要： 数字滤波器和快速傅氏变换算法是数字信号处理的两大基石.在DSP芯片上实现数字滤波器算法的传统做法是用汇编语言编写软件来实现.用汇编语言编写的DSP程序具有最好的执行效率,但DSP汇编语言的编程效率较低.该文主要研究如何使用基于交互的方框仿真和自动代码生成快速原型的方法进行滤波器设计.实现了从顶层的系统仿真到底层的芯片算法的设计.这个方法大大地缩短了算法的开发周期.&
上传时间： 2013-07-19
上传用户：水中浮云
