虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

图像处理器

图像处理器是指适用于转换、合成等图像处理(矩阵计算)使用的专用处理器。即指通过取样和量化过程将一个以自然形式存在的图像变换为适合计算机处理的数字形式,包括图片直方图、灰度图等的显示,图片修复,即指通过图像增强或复原,改进图片的质量。
  • 基于帧间差分与模板匹配相结合的运动目标检测

    基于图形处理器单元(GPU)提出了一种帧间差分与模板匹配相结合的运动目标检测算法。在CUDA-SIFT(基于统一计算设备架构的尺度不变特征变换)算法提取图像匹配特征点的基础上,优化随机采样一致性算法(RANSAC)剔除图像中由于目标运动部分产生的误匹配点,运用背景补偿的方法将静态背景下的帧间差分目标检测算法应用于动态情况,实现了动态背景下的运动目标检测,通过提取目标特征与后续多帧图像进行特征匹配的方法最终实现自动目标检测。实验表明该方法对运动目标较小、有噪声、有部分遮挡的图像序列具有良好的目标检测效果。

    标签: 帧间差分 模板匹配 运动目标检测

    上传时间: 2013-10-09

    上传用户:ifree2016

  • 用于图像分类的有偏特征采样方法

    为了模拟图像分类任务中待分类目标的可能分布,使特征采样点尽可能集中于目标区域,基于Yang的有偏采样算法提出了一种改进的有偏采样算法。原算法将目标基于区域特征出现的概率和显著图结合起来,计算用于特征采样的概率分布图,使用硬编码方式对区域特征进行编码,导致量化误差较大。改进的算法使用局部约束性编码代替硬编码,并且使用更为精确的后验概率计算方式以及空间金字塔框架,改善了算法性能。在PASCAL VOC 2007和2010两个数据集上进行实验,平均精度比随机选取的特征采样方法能够提高约0.5%,验证了算法的有效性。

    标签: 图像分类 特征采样

    上传时间: 2013-10-24

    上传用户:wawjj

  • 基于USB的高清彩色CCD图像采集系统

    提出一种基于USB的彩色CCD高清图像采集系统设计方案。图像数据的来源采用的是SONY公司的 ICX205AK芯片,结合USB2.0接口,复杂可编程逻辑器件CPLD设计了一个高速的彩色CCD图像采集系统。文中详细阐述了系统内不同模块的硬件电路设计思路和软件运行流程。整个系统由电源系统、CCD传感器、A/D模数转换器、CPLD控制器、USB2.0高速接口、上位机控制程序等各个部分组成。本系统的硬件电路可以协调正常工作完成分辨率为140万的高清图像采集,最高采集帧率达7.5 frame/s。

    标签: USB CCD 彩色 图像采集系统

    上传时间: 2013-10-24

    上传用户:tianming222

  • PCB板元器件图像的分割方法

    针对PCB板元器件缺漏这一具体问题,提出了在背光环境下对获取到的PCB板图像,结合RGB色彩特征用OTSU阀值方法进行分割,结果优于传统的OTSU阀值方法。

    标签: PCB 元器件 图像 分割方法

    上传时间: 2013-11-02

    上传用户:ysystc699

  • Hi3531 H.264编解码处理器用户指南

    Hi3531 H.264编解码处理器用户指南

    标签: 3531 264 Hi 编解码处理器

    上传时间: 2014-12-24

    上传用户:wxhwjf

  • 在Cortex-M3处理器上运行TDMI处理器软件

    在Cortex-M3处理器上运行 ARM7TDMI处理器软件

    标签: Cortex-M TDMI 处理器 运行

    上传时间: 2013-11-15

    上传用户:Ants

  • 基于FPGA的高速图像数据采集系统设计

    基于FPGA的高速图像数据采集系统设计

    标签: FPGA 图像数据采集 系统设计

    上传时间: 2014-12-26

    上传用户:devin_zhong

  • ARM处理器的可定制MCU处理DSP算法

    DSP的使用正呈爆炸式发展。OFDM、GPS相关器、FFT、FIR滤波器或H.264之类计算密集型算法在从移动电话到汽车的各种应用中都很常见。设计人员实现DSP有三种选择:他们可以使用DSP处理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本,但其极大的NRE和较长研制周期使其对许多设计而言并不适用。定制ASIC的研制周期可达一年之久,比最终产品的使用寿命都长。FPGA已占居较大的市场份额,因为其能提供比DSP处理器更好的吞吐量,而且没有ASIC的极大NRE和较长研制周期。 因此,常常将基于ARM的MCU和FPGA结合使用来实现这些设计,其中FPGA实现设计的DSP部分。然而,FPGA也有其自身的不足--最突出的是功耗很高(静态功耗接近2W),且性能比ASIC慢。FPGA时钟用于逻辑执行时通常限制为50MHz,而ASIC可以400MHz或更高频率执行逻辑。其他缺点还包括在IP载入基于SRAM的FPGA时安全性还不够理想,成本也较高。尽管FPGA成本已迅速降低,但价格通常在10,000片左右就不再下降,因此仍比较昂贵。 新型可定制Atmel处理器(CAP)MCU具有的门密度、单元成本、性能和功耗接近基于单元的ASIC,而NRE较低且开发时间较快。与基于ARM的非可定制标准产品MCU一样,不需要单独的ARM许可。 可定制MCU利用新型金属可编程单元结构(MPCF)ASIC技术,其门密度介于170K门/mm2与210K门/mm2之间,与基于单元的ASIC相当。例如,实现D触发器(DFF)的MPCF单元与标准的单元DFF都使用130nm的工艺,所用面积差不多相同。

    标签: ARM MCU DSP 处理器

    上传时间: 2013-10-29

    上传用户:xymbian

  • 用多处理器系统级芯片解决手机的多媒体任务需求

    多媒体手机在满足传统语音通信的同时还必须提供稳定、高质量的多媒体表现,传统的单处理器方案不能满足这些并行任务的处理能力要求,采用具有视频、Java和安全专用硬件加速器的多处理器引擎系统级芯片能有效解决这些多媒体任务要求,并能有效降低系统功耗。 手机正在成为手持式娱乐中心,同时作为高端的宽带无线电话使用。用户携带手机是为了使用其无线功能,但同时也希望它具有PDA、MP3播放器、数码相机、摄像机、视频播放器和游戏机功能。然而,开发这样的一个多媒体设备具有更大的技术挑战,特别是在服务质量、反应速度和电池寿命等关键性能方面。解决这些问题的方法是将多个处理引擎集成到系统级芯片中。

    标签: 多处理器 系统级芯片 手机 多媒体

    上传时间: 2013-11-25

    上传用户:yepeng139

  • DK4.1P-多功能数字卡拉OK处理器

    LAXDK4.1P是多功能数字处理器,所有功能都通过双DSP处理实现。独立处理芯片实现全功能的参量均衡,精确分频,输出限幅。内置一个DSP效果器,包含两个独立的可编程引擎,分别处理回声、混响效果,实现无穷的效果组合。并且提供精确快速的反馈抑制功能。3路线路输入、背景音乐(BGM)功能,并带有同步视频切换。音乐通道配置7段全参量均衡适应千变万化的应用环境。话筒通道7段全参量均衡,配合优质话放电路带来清晰干净的演唱效果。超低音分频实现斜率、滤波器、上下限频点的全部可调,并配置3段参量均衡使调试更得心应手。独立中置输出通道,输出话筒直达声,并配置3段参量均衡大大提升演唱人声的表现能力。

    标签: 4.1 DK 多功能 卡拉OK处理器

    上传时间: 2013-10-26

    上传用户:herog3