LAXDK4.1P是多功能数字处理器，所有功能都通过双DSP处理实现。独立处理芯片实现全功能的参量均衡，精确分频，输出限幅。内置一个DSP效果器，包含两个独立的可编程引擎，分别处理回声、混响效果，实现无穷的效果组合。并且提供精确快速的反馈抑制功能。3路线路输入、背景音乐（BGM）功能，并带有同步视频切换。音乐通道配置7段全参量均衡适应千变万化的应用环境。话筒通道7段全参量均衡，配合优质话放电路带来清晰干净的演唱效果。超低音分频实现斜率、滤波器、上下限频点的全部可调，并配置3段参量均衡使调试更得心应手。独立中置输出通道，输出话筒直达声，并配置3段参量均衡大大提升演唱人声的表现能力。
资源简介：LAXDK4.1P是多功能数字处理器，所有功能都通过双DSP处理实现。独立处理芯片实现全功能的参量均衡，精确分频，输出限幅。内置一个DSP效果器，包含两个独立的可编程引擎，分别处理回声、混响效果，实现无穷的效果组合。并且提供精确快速的反馈抑制功能。3路线路...
上传时间： 2013-10-25
上传用户：herog3
资源简介：电子技术
上传时间： 2013-07-21
上传用户：eeworm
资源简介：本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim
上传时间： 2013-07-21
上传用户：ve3344
资源简介：基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
上传时间： 2013-08-18
上传用户：问题问题
资源简介：多功能数字钟的VHDL设计
上传时间： 2013-10-29
上传用户：swz13842860183
资源简介：为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计，整体电路采用Hspice和CSMC 2P2M ...
上传时间： 2013-10-08
上传用户：小鹏
资源简介：介绍了一种基于TMS320VC5402并应用ITU—T的G.728标准进行语音编解码的多功能数字采访机，系统采用AT89C51与TMS320VC5402相配合，实现了音控与键控相互补充，语音信息的采集与播放数字化，可大容量录放音，操作简单，可任意选取录音段进行回放、删除。
上传时间： 2013-11-13
上传用户：15736969615
资源简介：多功能数字钟， 自从它发明的那天起，就成为人类的朋友，但随着时间的推移，人们对它的功能又提出了新的要求，怎样让时钟更好的为人民服务，怎样让我们的老朋友焕发青春呢？这就要求人们不断设计出新型时钟。本方案设计的多功能电子钟除了传统的显示时间功能...
上传时间： 2014-12-27
上传用户：elinuxzj
资源简介：用FPGA设计多功能数字钟
上传时间： 2013-11-16
上传用户：1234567890qqq
资源简介：由于传统的有线控制方式的LED控制卡，传输距离近，易受外界环境的制约，因而不能构建大规模的联网式LED屏信息发布系统，而GPRS无线通讯控制方式开销大，不利于小商户使用。本文针对目前大屏幕LED显示系统存在的问题，结合当今先进的微控制器产品、控制技术和...
上传时间： 2013-11-16
上传用户：风为裳的风
资源简介：用FPGA设计多功能数字钟
上传时间： 2013-10-27
上传用户：ommshaggar
资源简介：本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中...
上传时间： 2013-11-09
上传用户：hz07104032
资源简介：用verilog编写的多功能数字钟
上传时间： 2015-02-25
上传用户：王者A
资源简介：VOD卡拉OK点歌系统源码
上传时间： 2014-11-03
上传用户：yiwen213
资源简介：此文件是本人设计的一个多功能数字钟的详细资料,现供大家参考.
上传时间： 2013-12-12
上传用户：123啊
资源简介：这是用单片机实现的多功能数字钟,通过8255扩展端口,AD0809将模拟信号转换成数字信号进行处理,可以比较精确的测出电压值.
上传时间： 2014-12-19
上传用户：gmh1314
资源简介：基于51单片机的多功能数字钟。时间，年月日，多组闹钟，议程。且外接24C04的EEPROM后可保存设置。蜂鸣器由I/O口接三极管放大后驱动。
上传时间： 2013-12-28
上传用户：dengzb84
资源简介：EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时...
上传时间： 2015-08-06
上传用户：zhangyi99104144
资源简介：单片机MSC51设计的5个源程序：1、数据排序2、多功能数字钟设计3、P1口循环亮灯设计4、脉冲计数器5、8250芯片串口扩展。另附程序详细介绍。
上传时间： 2014-11-10
上传用户：xiaodu1124
资源简介：多功能数字钟电路设计 掌握数字电路系统的设计方法、装调技术及数字钟的功能扩展电路的设计
上传时间： 2015-08-22
上传用户：colinal
资源简介：雅马哈卡拉OK控制系统（YSS915 CONTROL SYSTEM）
上传时间： 2015-09-01
上传用户：playboys0
资源简介：《多功能数字钟》，绝对好用的EDA程序，已经通过测试
上传时间： 2015-10-25
上传用户：z754970244
资源简介：多功能数字钟设计 一、设计任务： （一）主体功能 用HDL设计一个多功能数字钟，包含以下主要功能： 1.计时及校时，时间可以24小时制或12小时制显示 2.日历：显示年月日星期，及设定设定功能 3.跑表：启动/停止/保持显示/清除 4.闹钟：设定闹钟时间，整...
上传时间： 2013-12-31
上传用户：songrui
资源简介：本程序可以实现多功能数字钟,非常实用,供大家参考
上传时间： 2015-11-26
上传用户：xzt
资源简介：用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子
上传时间： 2014-12-20
上传用户：chongcongying
资源简介：基于Verilog HDL设计的多功能数字钟，有兴趣的
上传时间： 2013-11-26
上传用户：宋桃子
资源简介：基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。
上传时间： 2016-03-10
上传用户：cc1915
资源简介：【设计题目】 多功能数字钟的设计 【设计目的】 1掌握数字系统的分析和设计方法 2能够熟练的、合理的选用集成电路器件 3熟悉EWB软件的使用。 【设计指标及要求】 设计一个多功能数字钟，以一昼夜24小时为一个计数周期。准确计时，具有“时”“分”“...
上传时间： 2014-12-08
上传用户：亚亚娟娟123
资源简介：采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，
上传时间： 2016-03-21
上传用户：270189020
资源简介：多功能数字电子钟，由于在GSM标准中，中文编码采用的是Unicode编码，而不是目前国内常用的GB-2312编码，故还需要进行中文编码的转换，才能显示汉字字型
上传时间： 2016-05-07
上传用户：bruce
