msp430单片机比较器A程序 ,很好呀,已经通过验证了!
上传时间: 2014-12-22
上传用户:caixiaoxu26
一个比较器的实现方法,方法比较简单,作为大家设计时的参考
上传时间: 2014-12-01
上传用户:x4587
verilog 实现 优化的16位比较器 可以输出大于,小于,等于。模块化设计,可扩展为32位
上传时间: 2015-05-16
上传用户:dongbaobao
基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的
上传时间: 2014-08-12
上传用户:ayfeixiao
用模拟比较器实现AD模拟转换,能很好地控制AD转换精度和速度。
上传时间: 2013-12-24
上传用户:lili123
at9535下 模拟比较器的c语言编程 at9535下 模拟比较器的c语言编程
上传时间: 2014-01-06
上传用户:dengzb84
8位相等比较器,比较8位数是否相等 -- 8-bit Identity Comparator -- uses 1993 std VHDL -- download from www.pld.com.cn & www.fpga.com.cn
上传时间: 2015-07-02
上传用户:colinal
%直接型到并联型的转换 % %[C,B,A]=dir2par(b,a) %C为当b的长度大于a时的多项式部分 %B为包含各bk的K乘2维实系数矩阵 %A为包含各ak的K乘3维实系数矩阵 %b为直接型分子多项式系数 %a为直接型分母多项式系数 %
上传时间: 2014-01-20
上传用户:lizhen9880
直接型到级联型的形式转换 % [b0,B,A]=dir2cas(b,a) %b 为直接型的分子多项式系数 %a 为直接型的分母多项式系数 %b0为增益系数 %B 为包含各bk的K乘3维实系数矩阵 %A 为包含各ak的K乘3维实系数矩阵 %
上传时间: 2013-12-30
上传用户:agent
fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
上传时间: 2015-09-03
上传用户:上善若水