1．6个数码管静态显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
上传时间： 2013-12-09
上传用户：lili123
包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合
上传时间： 2013-12-19
上传用户：hopy
用M16控制,定时器工作于计数方式,计数值同步显示在LCD上
上传时间： 2014-10-10
上传用户：shinesyh
一款优秀的网站访问计数器，数据库为access。
上传时间： 2014-01-11
上传用户：yt1993410
将原始的同步状态机分解为若干个能够相互通信的子状态机,提高子状态机的自循环率,进而通过异步控制子状态机,达到降低功耗的目的. 将
上传时间： 2014-08-20
上传用户：wkchong
提出一种基于电压电流双环控制的三相SVPWM 逆变器,分析了其两相同步旋转坐标系下的数学模型 并由此构建了系统的电压电流控制器。为了提高系统的动态响应特性及抗扰能力,电压外环包含了负载电流前馈 及输出滤波电容电流解耦,电流内环包含了输出电压前馈及输出滤波电感电压解耦。20 kVA实验样机的实验结果 表明,该逆变器具有良好的非线性负载能力。
上传时间： 2013-12-05
上传用户：372825274
题目：电子时钟的设计 一、实验目的： 1． 掌握多位计数器相连的设计方法。 2． 掌握十进制、六十进制、二十四进制计数器的设计方法。 3． 继续巩固多位数码管的驱动及编码。 4． 掌握扬声器的驱动 5． 掌握EPLD技术的层次化设计方法 二、实验要求： 1．用时、分、秒计数显示功能，以24小时循环计时。 2．具用清零，调节小时、分钟功能。 3．具用整点报时功能。
上传时间： 2013-12-23
上传用户：yyq123456789
利用定时计数器功能，来完成对输入的信号进行频率计数
上传时间： 2016-08-09
上传用户：123啊
用于移动梦网网关进行TCP通信,可以收发短信,并实现计费功能.使用SOCKET实现,并具有收发读写保护功能.可作为TCP通信和线程读写同步的教程.
上传时间： 2013-12-06
上传用户：牛布牛
带有同步模块的uwb仿真平台，simulink搭建。扩展性较好
上传时间： 2016-08-10
上传用户：frank1234
