【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
上传时间： 2015-06-16
上传用户：chenxichenyue
术是继直接频率合成和间接频率合成之后，随有4～20倍可编程时钟乘法电路，系统最高时钟可达300 MHz,输出频率可达120 MHz，频率转化速度小于1μs。内部有12位D/A转化器、48位可编程频率寄存器和
标签： 频率合成
上传时间： 2015-08-04
上传用户：hoperingcong
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述，在源代码中完成对时钟信号 CLK 的 2 分频， 4 分频， 8 分频， 16 分频。 这也是最简单的分频电路，只需要一个计数器即可。
标签： 数字电路
上传时间： 2015-08-25
上传用户：wangchong
数字系统设计实例.pdf,VHDL语言实现，7.1 半整数分频器的设计7.2 音乐发生器7.3 2FSK/2PSK信号产生器7.4 实用多功能电子表7.5 交通灯控制器 7.6 数字频率计.值得一看。
上传时间： 2015-08-31
上传用户：lhw888
fpga cpld 常见模块设计，包括基于fpga 的全数字锁向环，基于fpga cpld 的半整数分频器的设计等，很有用
上传时间： 2014-11-06
上传用户：leehom61
数字锁相环实现源码，有很大的参考价值。 由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
上传时间： 2014-01-04
上传用户：zq70996813
利用verilog语言，设计分频器，很不错的参考资料
上传时间： 2013-12-03
上传用户：685
2MHz的数据时钟恢复电路，包括鉴相器、分频器及滤波器
上传时间： 2013-12-26
上传用户：电子世界
四位计数器 计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
上传时间： 2013-12-22
上传用户：maizezhen
、本实战的目的是让大家熟悉ADC模块的功能以及AD转换的方法 2、项目实现的功能：从芯片RA0输入一个可以随时变化的模拟量（通过调节DEMO板VR1实现） 则单片机就能够及时地把该模拟量进行模/数转换，并用LED显示出来，我们可以看到转换结果 会随模拟量的变化而变化，从而以让我们了解片内ADC模块的工作情况。 3、本例的软件设计思路：利用单片机片内硬件资源TMR0和预分频器，为ADC提供定时启动信号。但是 没有利用其中断功能，而是采用了软件查询方式，转换结果采用了右对齐方式， A/D转换的时钟源选用了系统周期的8倍，本例对于ADC的电压基准要求不高， 我们就选用了电源电压VDD和VSS作为基准电压， 4、对于A/D转换过程是否完成也没有利用ADC模块的中断功能，而是以软件方式查询其中启动位GO是否为0。本例中选用的模拟通道为AN0。
上传时间： 2014-01-17
上传用户：离殇
