07全国大学生电子设计竞赛C题获奖作品FPGA外围接口双口RAM部分源码
07全国大学生电子设计竞赛C题获奖作品FPGA外围接口双口RAM部分源码...
07全国大学生电子设计竞赛C题获奖作品FPGA外围接口双口RAM部分源码...
关于双口RAM的Verilog HDL源码...
linux下 双口ram驱动程序 2.4.18...
FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读时钟(rd_clk)、 与写时钟同步的写有效(wren)和写数据(wr_data) 、与读时钟同步...
6713emiftofpgatopci,这个是完整的一套从6713的emif到fpga的双口ram,然后主机通过9054到双口ram,交换数据完成...