8位计数器，可逆，可加可减，可以以时钟输入也可手动输入
上传时间： 2016-01-28
上传用户：cc1915
加减计数器，其实也没什么，想要就拿去了，给我拿别人的东西才重要
上传时间： 2013-12-16
上传用户：a673761058
这些是我们在学校里做汇编实验时做的。实验列表如下。里面有源代码。 1. 实验一 汇编编译器的使用及程序调试（必做） 4 2. 实验二 非压缩/压缩十进制码转换程序的设计与实现（必做） 11 3. 实验三 顺序程序设计（选做） 13 4. 实验四 分支程序设计（选做） 16 5. 实验五 循环程序设计（选做） 19 7. 实验七 字符串操作程序设计（选做） 24
上传时间： 2014-01-02
上传用户：siguazgb
这是一个铁板冲床计数器的ASM原代码。用来进行铁板冲压的计件。本源码控制变频器2394次中断三秒继续计数。
上传时间： 2014-01-02
上传用户：mikesering
基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器
上传时间： 2014-01-17
上传用户：lhw888
自己编制的计数器的verilog代码 希望能对大家有所帮助
上传时间： 2014-01-24
上传用户：zwei41
用vhdl语言实现模可变计数器的设计 这是学习VHDL语言的经典例子
上传时间： 2013-12-27
上传用户：dongbaobao
8515的定时器/计数器的定时、计数、比较输出、PWM功能全验证源程序
上传时间： 2016-02-10
上传用户：sdq_123
十六进制和十进制的相互转化，以十进制输入，以十六进制输出；以十六进制输入，以十进制输出。
上传时间： 2013-12-14
上传用户：yangbo69
压缩程序函数体：十六进制的除法、十进制的除法、二十六进制的除法(表示范围为字符串）、三十六进制的除法、九十六进制的除法
上传时间： 2016-02-12
上传用户：541657925
