虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 用vhdl语言实现模可变计数器的设计 这是学习VHDL语言的经典例子

用vhdl语言实现模可变计数器的设计 这是学习VHDL语言的经典例子

  • 资源大小:4 K
  • 上传时间: 2013-12-27
  • 上传用户:fy8855773
  • 资源积分:2 下载积分
  • 标      签: vhdl VHDL 语言

资 源 简 介

用vhdl语言实现模可变计数器的设计 这是学习VHDL语言的经典例子

相 关 资 源

您 可 能 感 兴 趣 的