里面包含了多个verilog源代码例子 包括循环码编解码、加法器等等常用的例子
里面包含了多个verilog源代码例子 包括循环码编解码、加法器等等常用的例子...
里面包含了多个verilog源代码例子 包括循环码编解码、加法器等等常用的例子...
一个32位元的浮点数加法器,可将两IEEE 754格式内的值进行相加...
高达16位加法器的实现,工作环境在ISE,modesim,该例程较为详细!...
Windows Mobile经典手机软件开发源码,加法器源码...
在FPGA实现的加法器实现的Veilog代码,应用软件为赛林思公司的ISE9.1...