8位加法器的实现,仿真通过,并且包括仿真文件,在quartusii7.1下调试通过...
在算法级对用多进程实现移位加法器,已经验证...
用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器...
一个超前进位加法器(及其testbench) .v文件...
一个带overflow功能的加法器的实现,采用Matlab+Simulink...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源