如果不考虑占空比，直接利用计数器来进行分频，则占空比会发生变化。下面程序实现1：1的三分频。
标签：
上传时间： 2015-11-09
上传用户：hn891122
数字锁相环实现源码，有很大的参考价值。 由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
上传时间： 2014-01-04
上传用户：zq70996813
占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号
上传时间： 2013-12-28
上传用户：kikye
fpga中pll时钟实现的源代码，可实现倍频或分频
上传时间： 2016-03-08
上传用户：hongmo
T/C2工作在异步模式下，由PC6(TOSC1)和PC7(TOSC2)外接的32.768KHz 的时钟驱动。T/C2对其1024分频后作为定时时钟。程序计算中断次数。
标签： 模式
上传时间： 2013-12-29
上传用户：dyctj
采用Verilog HDL语言编写的交通灯控制系统，这是一个完整的毕设课题，分别有分频、显示译码、倒计时和动态显示驱动模块，实用价值很高，
上传时间： 2016-03-21
上传用户：R50974
Verilog 实现9999计数，内有分频模块，计数模块，译码，动态显示扫描等，用数码显示，
上传时间： 2016-03-30
上传用户：a6697238
本示例中使用了一个DCM模块，将输入时钟50MHz，倍频到100MHz，分频到25MHz，不同的频率值通过LED进行演示。
上传时间： 2014-07-07
上传用户：亚亚娟娟123
PROTEUS仿真用单片机系统板 系统资源丰富： ★ 内置RAM 32KB模块 ★ 内置8位动态数码显示模块 ★ 内置8X8点阵显示模块 ★ 4位静态数码显示模块 ★ 4位级联的74LS164串并转换模块 ★ 内置8通道8位A/D转换 ★ 内置8位D/A转换 ★ 内置2路SPI和I2C总线接口 ★ 内置4路1－Wire总线接口 ★ 内置4X4矩阵式键盘 ★ 内置4路独立式键盘 ★ 内置4路拨动开关 ★ 内置8位LED发光二极管 ★ 内置3路0－5V之间可调的电压 ★ 内置音频放大模块 ★ 2路继电器控制模块 ★ 2路4分频模块 ★ 内置RS232通信模块
上传时间： 2014-08-17
上传用户：hustfanenze
基于DE2实验板，Quartus6.0开发环境，驱动两行液晶，其中分频值可以设置的更小一些，调试成功，编译下载即可。
上传时间： 2016-06-12
上传用户：caozhizhi
