我的学习经验，一种自适应分频及分频方法的实现，很好用的哦
标签： 经验
上传时间： 2015-07-04
上传用户：ruixue198909
//串行驱动led显示， //一个74hc595位移寄存器驱动三极管驱动led位， //两个74hc595驱动led段，方式位5位x8段x2=10个数码管 //5分频，每次扫描时间位1.25ms
标签： led 串行驱动
上传时间： 2013-12-21
上传用户：netwolf
用VerilogHDL编写的，一个占空比为50％的6分频电路
标签： VerilogHDL 编写
上传时间： 2014-01-08
上传用户：lixinxiang
EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒， 可发挥部分：使闹钟具有可整点报时与定时闹钟的功能。
标签： EWB 多功能 基准 数字
上传时间： 2015-08-06
上传用户：zhangyi99104144
可以实现IO口在微处理器上的扩展，集成了分频，移位等技术，是个很不错的程序
标签： IO口 微处理器 扩展
上传时间： 2014-01-07
上传用户：凤临西北
帧同步检测源码，包括同步跟踪模块，fifo,分频模块，还有系统的测试平台
标签： 帧同步 检测 源码
上传时间： 2015-08-10
上传用户：叶山豪
通过VERILOG编程，实现FPGA任意整数分频的源代码
标签： VERILOG 编程
上传时间： 2015-09-27
上传用户：ouyangtongze
设B是一个n×n棋盘，n=2k,(k=1,2,3,…)。用分治法设计一个算法，使得：用若干个L型条块可以覆盖住B的除一个特殊方格外的所有方格。其中，一个L型条块可以覆盖3个方格。且任意两个L型条块不能重叠覆盖棋盘
标签：
上传时间： 2013-12-16
上传用户：脚趾头
用VHDL语言实现数显时钟，devid200.vhd为分频模块，scan.vhd为LED扫描模块，timecount.vhd为计数模块
标签： VHDL 语言 数显 时钟
上传时间： 2013-12-25
上传用户：gtf1207
本程序以XILINX公司的ISE８.２为开发平台，采用VHDL为开发语言，实现了对一个时钟信号分频的功能
标签： XILINX ISE 程序 开发平台
上传时间： 2015-11-03
上传用户：Yukiseop
