此为EDA设计的分频器模块。可以实现三种不同的频率信号
此为EDA设计的分频器模块。可以实现三种不同的频率信号，可以通过使用者自由设置频率大小...
分频器技术资料
📦 资源总数：23489
💻 源代码：71208
📚 分频器全部资料 (23489个)
标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (
标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (...
分频器的vhdl描述
分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频...
数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性
数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性...
verilog实现的奇数分频器 针对任何规模的奇数分频
verilog实现的奇数分频器 针对任何规模的奇数分频...
分别用分频比交错法及累加器分频法完成非整数分频器设计。
分别用分频比交错法及累加器分频法完成非整数分频器设计。...
用FPGA仿真实现数控分频器
用FPGA仿真实现数控分频器，完整的工程文件...
此文件为EDA的8位分频器
此文件为EDA的8位分频器，但可以用于不同位分频器，如：1位到10位等，用Quartus软件来，以文件VHD格式编译即可...
基于Quartus II的数控分频器的项目设计
基于Quartus II的数控分频器的项目设计，实现对时钟信号的任意进制分频，包含了项目文件和VHDL源代码...
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...