应用VHDL语言将高稳晶振分频得到1pps
应用VHDL语言将高稳晶振分频得到1pps，使用GPS的1pps信号作为触发...
分频功放技术资料
📦 资源总数：8658
💻 源代码：25804
📚 分频功放全部资料 (8658个)
偶数分频
偶数分频，包括验证程序，verilog实现，可综合...
片机电子钟的计时脉冲基准是由外部晶振的频率经过12分频后提供
片机电子钟的计时脉冲基准是由外部晶振的频率经过12分频后提供，采用内部的定时/计数器来实现计时功能。所以，外接晶振频率精确度直接影响电子钟计时的准确性。...
verilog写的分频程序,可以对输入的频率分频
verilog写的分频程序,可以对输入的频率分频...
任意基数分频VERILOG代码
任意基数分频VERILOG代码，经过了编译，可以修改数字改变分频。...
VHDL产生时钟50分频程序
VHDL产生时钟50分频程序，供初学者参考...
一个ＤＤＳ前端的串口通讯编程的程序。可以实现分频和指定步进的计数。计到终点值就锁定频率。
一个ＤＤＳ前端的串口通讯编程的程序。可以实现分频和指定步进的计数。计到终点值就锁定频率。...
比较好的分频代码
比较好的分频代码，我自己写的，已调试成功...
此程序是用硬件描述语言VHDL编写的分频程序
此程序是用硬件描述语言VHDL编写的分频程序，实现了不同的频率输入。...
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver...